计算机硬件及网络存储器系统课件.pptx

1、2022-4-151本章学习内容本章学习内容 存储器的分类及层次结构存储器的分类及层次结构 半导体存储器的工作原理以及与半导体存储器的工作原理以及与CPUCPU的连的连接。接。 辅助存储器的工作原理辅助存储器的工作原理2022-4-1524.1 4.1 存储器概述存储器概述 存储器存储器：计算机的存储部件，用于存放程序：计算机的存储部件，用于存放程序和数据。和数据。 计算机发展的重要问题之一，就是如何设计计算机发展的重要问题之一，就是如何设计容量大、速度快、价格低的存储器。容量大、速度快、价格低的存储器。2022-4-1534.1.1 4.1.1 存储器分类存储器分类 1 1按与按与CPUCP

2、U的连接和功能分类的连接和功能分类 (1)(1)主存储器主存储器 CPUCPU能够直接访问的存储器。用于存放当前运行能够直接访问的存储器。用于存放当前运行的程序和数据。主存储器设在主机内部，所以又的程序和数据。主存储器设在主机内部，所以又称内存储器。简称称内存储器。简称内存内存或或主存主存。 (2)(2)辅助存储器辅助存储器 为解决主存容量不足而设置的存储器，用于存为解决主存容量不足而设置的存储器，用于存放当前不参加运行的程序和数据。当需要运行程放当前不参加运行的程序和数据。当需要运行程序和数据时，将它们成批调入内存供序和数据时，将它们成批调入内存供CPUCPU使用。使用。 CPUCPU不能直

3、接访问辅助存储器。不能直接访问辅助存储器。 辅助存储器属于外部设备，所以又称为外存储器，辅助存储器属于外部设备，所以又称为外存储器，简称简称外存外存或或辅存辅存。2022-4-154 (3)(3)高速缓冲存储器（高速缓冲存储器（CacheCache） 是一种介于主存与是一种介于主存与CPUCPU之间用于解决之间用于解决CPUCPU与主存间速度匹配问题的高速小容量与主存间速度匹配问题的高速小容量的存储器。的存储器。CacheCache用于存放用于存放CPUCPU立即要运立即要运行或刚使用过的程序和数据。行或刚使用过的程序和数据。2022-4-1552 2按存取方式分类按存取方式分类 (1) (1

4、) 随机存取存储器随机存取存储器(RAM)(RAM) 存储器任何单元的内容均可按其地址随机存储器任何单元的内容均可按其地址随机地读取或写入，且存取时间与单元的物理位置地读取或写入，且存取时间与单元的物理位置无关。无关。RAMRAM主要用于组成主存。主要用于组成主存。 (2) (2) 只读存储器只读存储器(ROM)(ROM) 存储器任何单元的内容只能随机地读出而存储器任何单元的内容只能随机地读出而不能随便写入和修改。不能随便写入和修改。 ROMROM可以作为主存的一部分，用于存放不变的可以作为主存的一部分，用于存放不变的程序和数据，与程序和数据，与RAMRAM分享相同的主存空间。分享相同的主存空

5、间。ROMROM还可以用作其它固定存储器，如存放微程序的还可以用作其它固定存储器，如存放微程序的控制存储器、存放字符点阵图案的字符发生器控制存储器、存放字符点阵图案的字符发生器等。等。2022-4-156 (3) (3) 顺序存取存储器顺序存取存储器(SAM)(SAM) 存储器所存信息的排列、寻址和读写操作存储器所存信息的排列、寻址和读写操作均是按顺序进行的，并且存取时间与信息在存均是按顺序进行的，并且存取时间与信息在存储器中的物理位置有关。如磁带存储器，信息储器中的物理位置有关。如磁带存储器，信息通常是以文件或数据块形式按顺序存放，信息通常是以文件或数据块形式按顺序存放，信息在载体上没有唯一

6、对应的地址，完全按顺序存在载体上没有唯一对应的地址，完全按顺序存放或读取。放或读取。 (4) (4) 直接存取存储器（直接存取存储器（DAMDAM） 介于介于RAMRAM和和SAMSAM之间的存储器。也称半顺序之间的存储器。也称半顺序存储器。典型的存储器。典型的DAMDAM如磁盘，当进行信息存取如磁盘，当进行信息存取时，先进行寻道，属于随机方式，然后在磁道时，先进行寻道，属于随机方式，然后在磁道中寻找扇区，属于顺序方式。中寻找扇区，属于顺序方式。2022-4-157 3 3按存储介质分类按存储介质分类 存储介质：具有两个稳定物理状态，可用来记存储介质：具有两个稳定物理状态，可用来记忆二进制代码

7、的物质或物理器件。忆二进制代码的物质或物理器件。 目前，构成存储器的存储介质主要是半导体器目前，构成存储器的存储介质主要是半导体器件和磁性材料。件和磁性材料。 (1)(1)磁存储器磁存储器 采用磁性材料制成存储器。采用磁性材料制成存储器。 磁存储器是利用磁性材料的的两个不同剩磁状磁存储器是利用磁性材料的的两个不同剩磁状态存放二进制代码态存放二进制代码“0 0”和和“1 1”。早期有磁芯存。早期有磁芯存储器。现多为磁表面存储器，如磁盘、磁带等。储器。现多为磁表面存储器，如磁盘、磁带等。 (2)(2)半导体存储器半导体存储器 用半导体器件组成的存储器。根据工艺不用半导体器件组成的存储器。根据工艺不

8、同，可分为双极型和同，可分为双极型和MOSMOS型。型。 2022-4-158 (3)(3)光存储器光存储器 利用光学原理制成的存储器，它是通过能利用光学原理制成的存储器，它是通过能量高度集中的激光束照在基体表面引起物理的量高度集中的激光束照在基体表面引起物理的或化学的变化，记忆二进制信息。如光盘存储或化学的变化，记忆二进制信息。如光盘存储器。器。 4. 4. 按信息的可保存性分类按信息的可保存性分类 (1) (1) 易失性存储器易失性存储器 电源掉电后，信息自动丢失。如半导体电源掉电后，信息自动丢失。如半导体RAMRAM。 (2) (2) 非易失性存储器非易失性存储器 电源掉电后，信息仍能继

9、续保存。如电源掉电后，信息仍能继续保存。如ROMROM、磁、磁盘、光盘等。盘、光盘等。2022-4-1594.1.2 4.1.2 主存储器的组成和基本操作主存储器的组成和基本操作 1. 1. 主存的基本组成主存的基本组成 存储元件存储元件（存储元存储元、存储位存储位） 能够存储一位二进制信息的物理器件。如一个能够存储一位二进制信息的物理器件。如一个双稳态半导体电路、一个双稳态半导体电路、一个CMOSCMOS晶体管或一个磁性晶体管或一个磁性材料的存储元等。存储元是存储器中最小的存储材料的存储元等。存储元是存储器中最小的存储单位。单位。 作为存储元的条件：作为存储元的条件： 有两个稳定状态。即可以

10、存储有两个稳定状态。即可以存储“0 0”、“1 1” 。 在外界的激励下，能够进入要求的状态。即可在外界的激励下，能够进入要求的状态。即可以写入以写入“0 0”、“1 1”。 能够识别器件当前的状态。即可以读出所存的能够识别器件当前的状态。即可以读出所存的“0 0”、“1 1”。2022-4-1510 存储单元存储单元：由一组存储元件组成，可：由一组存储元件组成，可以同时进行读写。以同时进行读写。 存储体（存储阵列）存储体（存储阵列）：把大量存储单把大量存储单元电路按一定形式排列起来，即构成存元电路按一定形式排列起来，即构成存储体。存储体一般都排列成阵列形式，储体。存储体一般都排列成阵列形式，

11、所以又称存储阵列。所以又称存储阵列。 存储单元的地址存储单元的地址：存储体中每个存储：存储体中每个存储单元被赋予的一个唯一的编号。存储单单元被赋予的一个唯一的编号。存储单元的地址用于区别不同的存储单元。要元的地址用于区别不同的存储单元。要对某一存储单元进行存取操作，必须首对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地址。先给出被访问的存储单元的地址。2022-4-1511 存储单元的编址存储单元的编址 编址单位：存储器中可寻址的最小单位。编址单位：存储器中可寻址的最小单位。 按字节编址：相邻的两个单元是两个字节。按字节编址：相邻的两个单元是两个字节。 按字编址：相邻的两个单元是两

12、个字。按字编址：相邻的两个单元是两个字。 例：例：一个一个3232位字长的按字节寻址计算机，一个位字长的按字节寻址计算机，一个存储器字中包含四个可单独寻址的字节单元，存储器字中包含四个可单独寻址的字节单元，当需要访问一个字，即同时访问当需要访问一个字，即同时访问4 4个字节时，个字节时，可以按地址的整数边界进行存取。即每个字的可以按地址的整数边界进行存取。即每个字的编址中最低编址中最低2 2位的二进制数必须是位的二进制数必须是“0000” ，这，这样可以由地址的低两位来区分不同的字节。样可以由地址的低两位来区分不同的字节。2022-4-1512地址地址000110110000012301004

13、56710008910111100121314152022-4-1513主存的基本组成主存的基本组成2022-4-1514 地址寄存器地址寄存器：用于存放所要访问的存储单：用于存放所要访问的存储单元的地址。要对某一单元进行存取操作，首先元的地址。要对某一单元进行存取操作，首先应通过地址总线将被访问单元地址存放到地址应通过地址总线将被访问单元地址存放到地址寄存器中。寄存器中。 地址译码与驱动电路地址译码与驱动电路：用于对地址寄存器：用于对地址寄存器中的地址进行译码，通过对应的地址选择线到中的地址进行译码，通过对应的地址选择线到存储阵列中找到所要访问的存储单元，并提供存储阵列中找到所要访问的存储单

14、元，并提供驱动信号驱动其完成指定的存取操作。驱动信号驱动其完成指定的存取操作。 读写电路读写电路：根据：根据CPUCPU发出的读写控制命令，发出的读写控制命令，控制对存储单元的读写。控制对存储单元的读写。 数据寄存器数据寄存器：暂存需要写入或读出的数据。：暂存需要写入或读出的数据。数据寄存器是存储器与计算机其它功能部件联数据寄存器是存储器与计算机其它功能部件联系的桥梁。系的桥梁。2022-4-1515 时序控制电路时序控制电路：用于接收来自：用于接收来自CPUCPU的读写控制的读写控制信号，产生存储器操作所需的各种时序控制信号，信号，产生存储器操作所需的各种时序控制信号，控制存储器完成指定的操

15、作。如果存储器采用异控制存储器完成指定的操作。如果存储器采用异步控制方式，当一个存取操作完成后，该控制电步控制方式，当一个存取操作完成后，该控制电路还应给出存储器操作完成（路还应给出存储器操作完成（MFCMFC）信号。）信号。2022-4-15162. 2. 主存与主存与CPUCPU的连接及主存的操作的连接及主存的操作 主存储器用于存放主存储器用于存放CPUCPU正在运行的程序和数据。正在运行的程序和数据。主存与主存与CPUCPU之间通过总线进行连接。之间通过总线进行连接。2022-4-1517主存的操作过程主存的操作过程 MARMAR：地址寄存器：地址寄存器 MDRMDR：数据寄存器：数据寄

16、存器CPU读操作（取操作）读操作（取操作）地址地址（MAR）ABMEM读命令读命令（Read）CBMEMMEM存储单存储单元内容元内容（M）DBMDRCPU写操作（存操作）写操作（存操作）地址地址（MAR）ABMEM写命令写命令（Write）CBMEMMEM存储单元存储单元MDBMDR2022-4-1518 CPUCPU与主存之间的数据传送，可采用同步控制方与主存之间的数据传送，可采用同步控制方式，也可采用异步控制方式。式，也可采用异步控制方式。 同步控制方式同步控制方式：数据传送在固定的时间间隔内：数据传送在固定的时间间隔内完成。即在一个存取周期内完成。完成。即在一个存取周期内完成。 异步控

17、制方式异步控制方式：数据传送的时间不固定，存储：数据传送的时间不固定，存储器在完成读器在完成读/ /写操作后，需向写操作后，需向CPUCPU回送回送“存储器存储器功能完成功能完成”信号（信号（MFCMFC），表示一次数据传送完），表示一次数据传送完成。成。 目前多数计算机采用同步方式控制目前多数计算机采用同步方式控制CPUCPU与主存之与主存之间的数据传送。间的数据传送。 由于异步控制方式允许不同速度的设备进行信由于异步控制方式允许不同速度的设备进行信息交换，所以多用于息交换，所以多用于CPUCPU与外设的数据传送中。与外设的数据传送中。2022-4-15194.1.3 4.1.3 存储器的主

18、要性能指标存储器的主要性能指标 衡量主存的性能指标主要有：衡量主存的性能指标主要有： 1 1存储容量：存储器所能存储的二进制信息总量。存储容量：存储器所能存储的二进制信息总量。 存储容量的表示：存储容量的表示： 用存储单元数与每个单元的位数的乘积表示。用存储单元数与每个单元的位数的乘积表示。 如：如：512k512k1616位，表示主存有位，表示主存有512k512k个单元，每个个单元，每个单元为单元为1616位。位。 在以字节为编址单位的机器中，常用字节表示在以字节为编址单位的机器中，常用字节表示存储容量，例如存储容量，例如4MB4MB、16MB16MB分别表示主存可容纳分别表示主存可容纳4

19、 4兆个字节兆个字节(MB)(MB)信息和信息和1616兆个字节信息。兆个字节信息。2022-4-1520 存储容量的主要计量单位：存储容量的主要计量单位： 1K1K2 2101010241024 1M 1M2 220201024K1024K10485761048576 1G 1G2 230301024M1024M10737418241073741824 容量与存储器地址线的关系容量与存储器地址线的关系 1K1K2 21010 需要需要1010根地址线根地址线 1M1M2 220 20 需要需要2020根地址线根地址线 256M256M2 228 28 需要需要2828根地址线根地址线2022

20、-4-15212 2速度速度 由于主存的速度慢于由于主存的速度慢于CPUCPU速度，所以主存速度直接速度，所以主存速度直接影响着影响着CPUCPU执行指令的速度。因此，速度是主存的执行指令的速度。因此，速度是主存的一项重要技术指标。一项重要技术指标。 取数时间取数时间（存储器访问时间（存储器访问时间 T TA A） 从启动一次存储器存取操作到完成该操作所需从启动一次存储器存取操作到完成该操作所需的全部时间。的全部时间。 即从接到即从接到CPUCPU发出的读发出的读/ /写命令和地址信号到数据写命令和地址信号到数据读入读入MDR/MDR/从从MDRMDR写入写入MEMMEM所需的时间。所需的时间

21、。 读出时间读出时间：从存储器接到有效地址开始到产生有：从存储器接到有效地址开始到产生有效输出所需的时间。效输出所需的时间。 写入时间写入时间：从存储器接到有效地址开始到数据写：从存储器接到有效地址开始到数据写入被选中单元为止所需的时间。入被选中单元为止所需的时间。 2022-4-1522 存取周期存取周期（存储周期、读写周期（存储周期、读写周期 T TM M） 存储器相邻两次存取操作所需的最小时间间隔。存储器相邻两次存取操作所需的最小时间间隔。 由于存储器一次存取操作后，需有一定的恢复时由于存储器一次存取操作后，需有一定的恢复时间，所以存储周期间，所以存储周期T TM M大于取数时间大于取数

22、时间T TA A。 半导体存储器半导体存储器 T TM MT TA A一定的恢复时间一定的恢复时间 MOSMOS型存储器的型存储器的T TM M约约100ns100ns 双极型双极型TTLTTL存储器的存储器的T TM M约约10ns 10ns 2022-4-1523 带宽带宽（存储器数据传输率存储器数据传输率、频宽、频宽 BmBm） 存储器单位时间所存取的二进制信息的位数。存储器单位时间所存取的二进制信息的位数。 带宽等于存储器总线宽度除以存取周期。带宽等于存储器总线宽度除以存取周期。 W W：存储器总线的宽度，对于单体存储器，：存储器总线的宽度，对于单体存储器，W W就就是数据总线的根数。

23、是数据总线的根数。 带宽的单位：兆字节带宽的单位：兆字节/ /秒秒 提高存储器速度的途径提高存储器速度的途径 提高总线宽度提高总线宽度 W W，如采用多体交叉存储方，如采用多体交叉存储方式。式。 减少减少T TM M，如引入，如引入CacheCache。MTWBm 2022-4-1524整数边界存储整数边界存储 当计算机具有多种信息长度（当计算机具有多种信息长度（8位、位、16位、位、32位等），则应当按存储周期的最位等），则应当按存储周期的最大信息传输量为界（大信息传输量为界（Bm为界），保证数为界），保证数据都能在一个存储周期内存取完毕。据都能在一个存储周期内存取完毕。 如，设如，设32位

24、字长计算机的一个存储周期位字长计算机的一个存储周期内可传输内可传输64位的信息，且可传输位的信息，且可传输8位、位、16位、位、32位、位、64位等不同长度信息。位等不同长度信息。请给出请给出1个个8位、位、2个个16位、位、2个个32位、位、1个个64位等信息的存储地址。位等信息的存储地址。2022-4-1525 1. 无边界情况无边界情况0000H0000H0008H0008H0010H0010H6464位位/ /存储周期存储周期0020H0020H 0018H0018H2022-4-1526无边界的问题无边界的问题 若地址分配不合理的话，则会出现两个若地址分配不合理的话，则会出现两个周期

25、才能将数据传送完毕。周期才能将数据传送完毕。 如上图的第如上图的第1个个16位、第位、第2个个32位和位和64位都需两个存储周期。位都需两个存储周期。 速度下降！速度下降！2022-4-15272. 整数边界情况整数边界情况0000H0000H0008H0008H0010H0010H6464位位/ /存储周期存储周期0020H0020H 0018H0018H2022-4-1528整数边界地址安排整数边界地址安排 1字节字节 XXXX XXXXXB 16位（半字）位（半字） XXXX XXXX0B 32位（单字）位（单字） XXXX XXX00B 64位（双字）位（双字） XXXX XX000B

26、2022-4-1529整数的问题整数的问题空间浪费！空间浪费！但随着半导体存储器的扩容，但随着半导体存储器的扩容， 以空间换取速度势在必行以空间换取速度势在必行2022-4-15303 3价格价格 存储器的价格常用每位的价格来衡量。存储器的价格常用每位的价格来衡量。 设存储器容量为设存储器容量为S S位，总价格为位，总价格为C C总总，每位价格为，每位价格为c c c cC C总总/S/S C C总总不仅包含存储器组件本身的价格，也包括为该不仅包含存储器组件本身的价格，也包括为该存储器操作服务的外围电路的价格。存储器操作服务的外围电路的价格。 存储器的总价格与存储容量成正比，与存储周期存储器的

27、总价格与存储容量成正比，与存储周期成反比。成反比。 除上述三个指标外，影响存储器性能的还有功耗、除上述三个指标外，影响存储器性能的还有功耗、可靠性等因素。可靠性等因素。2022-4-1531 容量、速度、价格三个指标是相互矛盾、相互容量、速度、价格三个指标是相互矛盾、相互制约的。高速的存储器往往价格也高，因而容制约的。高速的存储器往往价格也高，因而容量也不可能很大。量也不可能很大。 为了较好地解决存储器容量、速度与价格之间为了较好地解决存储器容量、速度与价格之间的矛盾，在现代计算机系统中，通常都是通过的矛盾，在现代计算机系统中，通常都是通过辅助软、硬件，将不同容量、不同速度、不同辅助软、硬件，

28、将不同容量、不同速度、不同价格的多种类型的存储器组织成统一的整体。价格的多种类型的存储器组织成统一的整体。即构成存储器系统的多级层次结构。即构成存储器系统的多级层次结构。 存储器系统的多级层次结构通常是由三级存储存储器系统的多级层次结构通常是由三级存储器组成，即器组成，即 Cache Cache 主存主存 辅存辅存 4.1.4 4.1.4 存储器系统的层次结构存储器系统的层次结构2022-4-1532存储器层次结构存储器层次结构辅助软硬件辅助软硬件辅助硬件辅助硬件2022-4-1533 主存主存 辅存层次辅存层次 主要解决容量问题主要解决容量问题。大量的信息存放在。大量的信息存放在大容量的辅助

29、存储器中，当需要使用这大容量的辅助存储器中，当需要使用这些信息时，借助辅助软、硬件，自动地些信息时，借助辅助软、硬件，自动地以页或段为单位成批调入主存中。以页或段为单位成批调入主存中。 Cache Cache 主存层次主存层次 主要解决速度问题主要解决速度问题。通过辅助硬件，把。通过辅助硬件，把主存和主存和CacheCache构成统一整体，使它具有接构成统一整体，使它具有接近近CacheCache的速度、主存的容量和接近于主的速度、主存的容量和接近于主存的平均价格。存的平均价格。 多级存储层次多级存储层次2022-4-15342022-4-15354.2 4.2 半导体随机存储器半导体随机存储

30、器 通常使用的半导体存储器分为随机存取通常使用的半导体存储器分为随机存取存储器（存储器（Random Access Memory，RAM）和只读存储器（）和只读存储器（Read-Only Memory，ROM）。它们各自又有许多）。它们各自又有许多不同的类型。不同的类型。2022-4-15364.2.1 4.2.1 半导体存储器的分类半导体存储器的分类 1. 随机存取存储器 由于大多数随机存取存储器在断电后会由于大多数随机存取存储器在断电后会丢失其中存储的内容，故这类随机存取丢失其中存储的内容，故这类随机存取存储器又被称为易失性存储器。由于随存储器又被称为易失性存储器。由于随机存取存储器可读可

31、写机存取存储器可读可写,有时它们又被称有时它们又被称为可读写存储器。随机存取存储器分为为可读写存储器。随机存取存储器分为三类：静态三类：静态RAM、动态、动态RAM和非易失性和非易失性RAM。2022-4-1537 1) 静态RAM 静态静态RAM（Static RAM, SRAM）中的每一）中的每一个存储单位都由一个触发器构成，因此可以存个存储单位都由一个触发器构成，因此可以存储一个二进制位，只要不断电就可以保持其中储一个二进制位，只要不断电就可以保持其中存储的二进制数据不丢失。使用触发器作为存存储的二进制数据不丢失。使用触发器作为存储单位的问题是，每个存储单位至少需要储单位的问题是，每个存

32、储单位至少需要6个个MOS管来构造一个触发器，以便存储一位二管来构造一个触发器，以便存储一位二进制信息，所以进制信息，所以SRAM存储芯片的存储密度较存储芯片的存储密度较低，即每块芯片的存储容量不会太大。低，即每块芯片的存储容量不会太大。 2022-4-1538 2) 动态RAM 在在1970年，年，Intel公司推出了世界上第公司推出了世界上第一块动态一块动态RAM（Dynamic RAM，DRAM）芯片，其容量为）芯片，其容量为1024位，它使位，它使用一个用一个MOS管和一个电容来存储一位二管和一个电容来存储一位二进制信息。用电容来存储信息减少了构进制信息。用电容来存储信息减少了构成一个

33、存储单位所需要的晶体管的数目。成一个存储单位所需要的晶体管的数目。但由于电容本身不可避免地会产生漏电，但由于电容本身不可避免地会产生漏电，因此因此DRAM存储器芯片需要频繁的刷新存储器芯片需要频繁的刷新操作，但操作，但DRAM的存储密度大大提高了。的存储密度大大提高了。2022-4-1539 3) 非易失性RAM 一般情况下，不论一般情况下，不论DRAM还是还是SRAM都都是易失性的，即断电后存储的信息会丢是易失性的，即断电后存储的信息会丢失掉。而有一类失掉。而有一类RAM是非易失性的，称是非易失性的，称为非易失性为非易失性RAM（NonVolatile RAM，NV-RAM）。和其它）。和其

34、它RAM一样，一样，NV-RAM允许允许CPU对其进行随机读写，同时对其进行随机读写，同时又象又象ROM一样，断电后内容不会丢失。一样，断电后内容不会丢失。 2022-4-1540 为了在断电后保存其中的内容，为了在断电后保存其中的内容， NV-RAM芯芯片使用了下面的技术：片使用了下面的技术： （1）它使用由）它使用由CMOS构成的功耗极低的构成的功耗极低的SRAM存储单元。存储单元。 （2）内部使用锂电池作为后备电源。）内部使用锂电池作为后备电源。 （3）使用一个智能控制电路。这个电路的主）使用一个智能控制电路。这个电路的主要作用是一直监控着芯片要作用是一直监控着芯片VCC引脚，即监视芯引

35、脚，即监视芯片外部的电能供给是否存在，若片外部的电能供给是否存在，若VCC引脚提供引脚提供的电能过低，使其无法正常地保持芯片中所存的电能过低，使其无法正常地保持芯片中所存储的内容，控制电路则自动切换到内部电源，储的内容，控制电路则自动切换到内部电源，启用锂电池对芯片供电。启用锂电池对芯片供电。 2022-4-1541 2. 只读存储器 只读存储器的特点是，在系统断电以后，只只读存储器的特点是，在系统断电以后，只读存储器中所存储的内容不会丢失。因此只读存储器中所存储的内容不会丢失。因此只读存储器是非易失性存储器。只读存储器的读存储器是非易失性存储器。只读存储器的类型多种多样，如可编程类型多种多样

36、，如可编程ROM、紫外光擦、紫外光擦除可编程除可编程ROM、电擦除可编程、电擦除可编程ROM、闪烁、闪烁可擦除可编程可擦除可编程ROM和掩模和掩模ROM。下面对它。下面对它们分别作出简要说明。们分别作出简要说明。 2022-4-1542 1) 可编程ROM 可编程可编程ROM（Programmable ROM，PROM）是一种提供给用户，把他们要）是一种提供给用户，把他们要写入的信息写入的信息“烧烧”入其中的入其中的ROM。PROM为一次可编程为一次可编程ROM（One Time Programmable ROM，OTPROM）。对）。对PROM写入信息需要写入信息需要用一个叫用一个叫ROM编

37、程器的特殊设备来实编程器的特殊设备来实现这个过程。现这个过程。 2022-4-1543 2) 用紫外光实现擦除的PROM 人们发明用紫外光实现擦除的人们发明用紫外光实现擦除的PROM（Erasable Programmable ROM，EPROM）的目的是要使已写入的目的是要使已写入PROM中的信中的信息能被修改。这使得息能被修改。这使得EPROM与与PROM有本质的不同。有本质的不同。EPROM芯片芯片可被编程、擦除几千次。可被编程、擦除几千次。 2022-4-1544 3) 用电实现擦除的PROM 与与EPROM比，用电实现擦除的比，用电实现擦除的PROM（Electrically Era

38、sable Programmable ROM， EEPROM）有许）有许多优势。其一它是用电来擦除原有信息，多优势。其一它是用电来擦除原有信息，因此可实现瞬间擦除，不像因此可实现瞬间擦除，不像UV-EPROM需需要要20分钟左右的擦除时间。此外，使用者分钟左右的擦除时间。此外，使用者还可以有选择地擦除某个具体字节单元内还可以有选择地擦除某个具体字节单元内的内容，而不像的内容，而不像UV-EPROM那样，擦除的那样，擦除的是整个芯片的所有内容。是整个芯片的所有内容。 2022-4-1545 4) 闪烁可编程可擦除ROM 闪烁可编程可擦除闪烁可编程可擦除ROM（flash memory EPROM

39、），简称闪存。从二），简称闪存。从二十世纪九十年代早期开始，闪存就成为十世纪九十年代早期开始，闪存就成为了大受欢迎的用户可编程存储芯片。由了大受欢迎的用户可编程存储芯片。由于闪存是用电擦除的，它又被称为闪烁于闪存是用电擦除的，它又被称为闪烁电擦除可编程电擦除可编程ROM。要使闪存替代硬盘，。要使闪存替代硬盘，有两个问题必须解决，其一是成本因素，有两个问题必须解决，其一是成本因素，即同等容量的即同等容量的“U盘盘”价格要与同等容量价格要与同等容量的硬盘价格相差不大；其二是闪存可擦的硬盘价格相差不大；其二是闪存可擦写的次数必须象硬盘一样在理论上是无写的次数必须象硬盘一样在理论上是无限的。限的。 2

40、022-4-1546 5) 掩膜ROM 掩膜掩膜ROM中的内容是由半导体存储芯片制中的内容是由半导体存储芯片制造厂家，在制造该芯片时，直接写入造厂家，在制造该芯片时，直接写入ROM中的，即掩膜中的，即掩膜ROM不是用户可编程不是用户可编程ROM。 2022-4-15474.2.2 随机存取存储器的结构及工作原理 1. 半导体存储器芯片的结构及实例 一个存储单元电路存储一位二进制信息。一个存储单元电路存储一位二进制信息。把大量存储单元电路按一定的形式排列把大量存储单元电路按一定的形式排列起来，即构成存储体。存储体一般都排起来，即构成存储体。存储体一般都排列成阵列形式，所以又称作存储阵列。列成阵列

41、形式，所以又称作存储阵列。把存储体及其外围电路把存储体及其外围电路(包括地址译码与包括地址译码与驱动电路、读写放大电路及时序控制电驱动电路、读写放大电路及时序控制电路等路等)集成在一块硅片上，称为存储器组集成在一块硅片上，称为存储器组件。件。 2022-4-1548 存储器芯片存储器芯片（存储器组件存储器组件） 把存储体及其外围电路（包括地址译码把存储体及其外围电路（包括地址译码与驱动电路、读写放大电路及时序控制与驱动电路、读写放大电路及时序控制电路等电路等)）集成在一块硅片上，称为存储）集成在一块硅片上，称为存储器芯片。器芯片。 存储器芯片一般做成双列直插形式，有存储器芯片一般做成双列直插形

42、式，有若干引脚引出地址线、数据线、控制线若干引脚引出地址线、数据线、控制线及电源与地线等。及电源与地线等。 半导体存储器芯片一般有两种结构：字半导体存储器芯片一般有两种结构：字片式结构和位片式结构。片式结构和位片式结构。2022-4-1549存储器芯片存储器芯片An10Dm10R/WCS电源电源地线地线2022-4-1550字片式结构的存储器芯片字片式结构的存储器芯片（6464字字8 8位）位）2022-4-1551 单译码方式单译码方式（一维译码）：访存地址仅进行一（一维译码）：访存地址仅进行一个方向译码的方式。个方向译码的方式。 每个存储单元电路接出一根字线和两根位线。每个存储单元电路接出

43、一根字线和两根位线。 存储阵列的每一行组成一个存储单元，存放一存储阵列的每一行组成一个存储单元，存放一个个8 8位的二进制字。位的二进制字。 一行中所有单元电路的字线联在一起，接到地一行中所有单元电路的字线联在一起，接到地址译码器的对应输出端。址译码器的对应输出端。 6 6位访存地址经地址译码器译码选中某一输出位访存地址经地址译码器译码选中某一输出端有效时，与该输出端相联的一行中的每个单端有效时，与该输出端相联的一行中的每个单元电路同时进行读写操作，实现一个字的同时元电路同时进行读写操作，实现一个字的同时读读/ /写。写。2022-4-1552 存储体中共有存储体中共有6464个字，每个字为个

44、字，每个字为8 8位，排成位，排成64648 8的阵列。的阵列。 存储芯片共需存储芯片共需6 6根地址线，根地址线，8 8根数据线，一次可根数据线，一次可读出一个字节。读出一个字节。 存储体中所有存储单元的相同位组成一列，一存储体中所有存储单元的相同位组成一列，一列中所有单元电路的两根位线分别连在一起，列中所有单元电路的两根位线分别连在一起，并使用一个读并使用一个读/ /写放大电路。读写放大电路。读/ /写放大电路与写放大电路与双向数据线相连。双向数据线相连。2022-4-1553 读读/ /写控制线写控制线 R/WR/W ：控制存储芯片的读：控制存储芯片的读/ /写操作。写操作。 片选控制线

45、片选控制线 CSCS： CS CS 为低电平时，选中芯片工作；为低电平时，选中芯片工作； CS CS 为高电平时，芯片不被选中。为高电平时，芯片不被选中。CSCSWR/操作操作00写写01读读1未选中未选中CSWR/CS2022-4-1554 字片式结构存储器芯片，由于采用单译码方案，字片式结构存储器芯片，由于采用单译码方案，有多少个存储字，就有多少个译码驱动电路，有多少个存储字，就有多少个译码驱动电路，所需译码驱动电路多。所需译码驱动电路多。 双译码方式双译码方式（二维译码）：采用行列译码的方二维译码）：采用行列译码的方式，位于选中的行和列的交叉处的存储单元被式，位于选中的行和列的交叉处的存

46、储单元被唯一选中。唯一选中。 采用双译码方式的存储芯片即位片式结构存储采用双译码方式的存储芯片即位片式结构存储器芯片器芯片2022-4-1555位片式结构的存储器芯片位片式结构的存储器芯片（4K4K1 1位）位）2022-4-1556 40964096个存储电路，排列成个存储电路，排列成64646464的阵列。的阵列。 40964096个单元需个单元需1212位地址。将位地址。将1212位地址分为位地址分为6 6位行位行地址和地址和6 6位列地址。位列地址。 对于给定的访存地址，经行、列译码后，选中对于给定的访存地址，经行、列译码后，选中一根行地址选择线和列地址选择线有效。一根行地址选择线和列

47、地址选择线有效。 行地址选择线选中一行中的行地址选择线选中一行中的6464个存储电路进行个存储电路进行读写操作。读写操作。 列地址选择线用于选择列地址选择线用于选择6464个多路转接开关，控个多路转接开关，控制各列是否能与读制各列是否能与读/ /写电路的接通。写电路的接通。 每个多路转接开关由两个每个多路转接开关由两个MOSMOS管组成，控制一列管组成，控制一列中的中的6464个存储电路的位线与读个存储电路的位线与读/ /写电路的接通。写电路的接通。2022-4-1557 当选中存储芯片工作时，首先给定访存地址，当选中存储芯片工作时，首先给定访存地址，并给出片选信号并给出片选信号 CS CS

48、和读写信号和读写信号 R/W 6R/W 6行列地行列地址，被选的行、列选择线的交叉处的存储电路址，被选的行、列选择线的交叉处的存储电路被唯一地选中，读出或写入一位二进制信息。被唯一地选中，读出或写入一位二进制信息。 采用双译码方案，对于采用双译码方案，对于40964096个字只需个字只需128128个译个译码驱动电路。而若采用单译码方案，码驱动电路。而若采用单译码方案，40964096个字个字将需将需40964096个译码驱动电路。个译码驱动电路。CSWR/2022-4-15582. 2. 存储器芯片举例存储器芯片举例 1 1） Intel 2114Intel 2114芯片芯片 Intel 2

49、114 Intel 2114 是是1K1K4 4位的静态位的静态MOSMOS存储器芯片。存储器芯片。采用采用N NMOSMOS工艺制作，双列直插式封装。共工艺制作，双列直插式封装。共1818个引脚。个引脚。 A A9 9A A0 0：1010根地址线，用于寻址根地址线，用于寻址10241024个存储单个存储单元元 I/OI/O4 4I/OI/O1 1：4 4根双向数据线根双向数据线 CS CS ：片选信号线：片选信号线 WE WE ：读：读/ /写控制线写控制线 +5V+5V：5V5V电源线电源线 GNDGND：地线：地线CSWE2022-4-1559三态门三态门X0X63Y0Y152022-

50、4-1560 21142114芯片由存储体、地址缓冲器、地址译码器、芯片由存储体、地址缓冲器、地址译码器、读读/ /写控制电路及三态输入输出缓冲器组成。写控制电路及三态输入输出缓冲器组成。 存储体中共有存储体中共有40964096个六管存储单元电路，排列个六管存储单元电路，排列成成64646464阵列。阵列。 地址译码采用二维译码结构，地址译码采用二维译码结构，1010位地址码分成位地址码分成两组，两组，A A8 8A A3 3作为作为6 6位行地址，经行地址译码器位行地址，经行地址译码器驱动驱动6464根行选择线。根行选择线。A A2 2A A0 0及及A A9 9作为作为4 4位列地址，位