实验二半加器全加器课件.ppt

1、1学习用异或门组成二进制半加器和全加器，学习用异或门组成二进制半加器和全加器，并测试其功能。并测试其功能。2测试集成测试集成4位二进制全加器位二进制全加器7483的逻辑的逻辑功能。功能。3学习用学习用7483构成余构成余3码加法电路。码加法电路。17400型型2输入端四与非门输入端四与非门1块块27404型六反相器型六反相器1块块37486型型2输入端四异或门输入端四异或门1块块47483型型4位二进制加法器位二进制加法器2块块7486管脚图如图管脚图如图2-2-1所示所示 21345678910111213CCV14GND图2-2-1 7486管脚图7483管脚图如图管脚图如图2-2-2所示

2、所示 17483A3 A2 A1 A0B3B2B1B0S3S2S1S0COCI381014152691647115V1312GNDCC图2-2-2 7483管脚图11位半加器位半加器 半加器实现两个一位二进制数相加，并且不考虑半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是来自低位的进位。输入是A和和B，输出是和，输出是和S和进和进位位CO。半加器的电路图如图。半加器的电路图如图2-2-3所示。其逻所示。其逻辑表达式是：辑表达式是：BABABAS ABCO 图图2-2-3 半加器电路图半加器电路图2全加器全加器 全加器实现全加器实现1位二进制数的加法，考虑来自低位位二进制数的加

3、法，考虑来自低位的进位，输入是两个一位二进制数的进位，输入是两个一位二进制数A、B和来自低和来自低位的进位次位的进位次CI，输出是，输出是S和向高位的进位和向高位的进位CO。逻。逻辑表达式是：辑表达式是：CIBASACIBCIABCO34位加法器位加法器7483是集成是集成4位二进制加法器，其逻辑功能是实现位二进制加法器，其逻辑功能是实现两个两个4位二进制数相加。输入是位二进制数相加。输入是 、和来自低位的进位和来自低位的进位CI，输出是，输出是 和向高位的和向高位的进位进位CO。0123AAAA0123BBBB0123SSSS17483A3 A2 A1 A0B3B2B1B0S3S2S1S0C

4、OCI381014152691647115V1312GNDCC 1复习组合逻辑电路的分析方法，阅读教复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。加器和全加器的工作原理。 2熟悉熟悉7486、7483等集成电路的外形等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方和引脚定义。拟出检查电路逻辑功能的方法。法。 3熟悉熟悉BCD码、余码、余3码和二进制码之间的码和二进制码之间的转换方法。转换方法。 4根据实验内容的要求，完成有关实验电根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。路的设计，拟好实验步

5、骤。 5写出预习报告，设计好记录表格。写出预习报告，设计好记录表格。 17486型异或门功能测试型异或门功能测试 图图2-2-1中任一个异或门进行实验，输入端接逻中任一个异或门进行实验，输入端接逻辑开关，输出端接辑开关，输出端接LED显示。将实验结果填入表显示。将实验结果填入表2-2-2中，并判断功能是否正确，写出逻辑表达中，并判断功能是否正确，写出逻辑表达式。式。 表表2-2-2 异或门输入、输出电平关系数据表异或门输入、输出电平关系数据表输输 入入 端端输输 出出 端端A BY0 00 11 01 12用异或门构成半加器用异或门构成半加器 电路如图电路如图2-2-4所示，输入端所示，输入端

6、接逻辑开关，输出端接接逻辑开关，输出端接LED显显示。示。 将实验结果填入表将实验结果填入表2-2-3中，判断结果是否正确，写中，判断结果是否正确，写出和出和S及进位及进位CO的逻辑表达的逻辑表达式。式。AB12 CO121233S图图2-2-4 半加器半加器表表2-2-3 半加器输入、输出电半加器输入、输出电平关系数据表平关系数据表输输 入入 端端输输 出出 端端A BS CO0 00 11 01 13一位二进制全加器一位二进制全加器(1) 将将1位二进制全加位二进制全加器的真值表填入表器的真值表填入表2-2-4中。中。(2) 写出和写出和S及进位及进位CO的逻辑表达式。的逻辑表达式。(3)

7、 将逻辑表达式化简将逻辑表达式化简成合适的形式，画出成合适的形式，画出用用7486和和7400实现实现的电路图。的电路图。(4) 搭建电路，验证结搭建电路，验证结论的正确性。论的正确性。输输 入入 端端输输 出出 端端A B CIS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1表表2-2-4 1位二进制全加器真值表位二进制全加器真值表 4 4位二进制加法器位二进制加法器7483功能测试功能测试 电路如图电路如图2-2-5所示，和分别为所示，和分别为2个个4位二进制数，位二进制数，令令B3B2B1B0=0110，A3A2A1A0接逻辑开关，输接逻辑开关，输

8、出端接出端接LED显示，验证显示，验证7483的逻辑功能，将实验的逻辑功能，将实验结果填入表结果填入表2-2-5中。中。LED174283A3 A2 A1 A0B3B2B1B0S3S2S1S0COCI381014152691647115V1312GNDCCVCC逻辑开关图图2-2-5 4位二进制加法器功能测试电路位二进制加法器功能测试电路 0123BBBB0123AAAA0123SSSSCO0 1 1 00 1 1 00 1 1 00 1 1 01 1 0 00 1 0 10 0 1 11 0 1 1表表2-2-5 4位二进制加法器数据表位二进制加法器数据表 *5二进制加减运算二进制加减运算

9、用用7483二进制加法器可以实现加减运算。二进制加法器可以实现加减运算。运算电路如图运算电路如图2-2-6所示，它是由所示，它是由7483及四个异或门构成。及四个异或门构成。 M为加减控制端，当为加减控制端，当M0时，执行加法时，执行加法运算运算 ；当；当M1时，执行减法运算。减法时，执行减法运算。减法运算结果由运算结果由FC决定，当决定，当FC1时表示结果时表示结果为正，反之结果为负，输出是为正，反之结果为负，输出是(AB)的补的补码。码。 自拟实验表格和数据，验证电路是否正确。自拟实验表格和数据，验证电路是否正确。图图2-2-6 二进制加二进制加减运算电路减运算电路 1. 写出一位半加器和

10、一位全加器的逻辑表写出一位半加器和一位全加器的逻辑表达式，画出门电路实现的电路符号图。达式，画出门电路实现的电路符号图。 2. 画出用画出用7483实现余实现余3码加法运算的电路码加法运算的电路图，并说明电路的原理。图，并说明电路的原理。 3. 整理实验数据、图表，并对实验结果进整理实验数据、图表，并对实验结果进行分析讨论。行分析讨论。 4. 总结组合电路的分析与测试方法。总结组合电路的分析与测试方法。 1. 如何利用如何利用7483和门电路实现和门电路实现BCD码码加法运算？加法运算？ 2. 如何用两片如何用两片7483实现实现8位二进制数加位二进制数加法运算？法运算？ 3. 如何用与非门（如何用与非门（7400）接成非门？）接成非门？ 1在进行复杂电路实验时，应该先检测在进行复杂电路实验时，应该先检测所用到的每个单元电路功能是否正常，确所用到的每个单元电路功能是否正常，确保单元电路能够正常工作。保单元电路能够正常工作。 2每个集成电路工作时都必须接电源每个集成电路工作时都必须接电源（VCC）和地（）和地（GND）。）。