数字存储示波器原理.ppt课件.ppt

1、1 概述 2 数字存储示波器的原理分析3 数字存储示波器的设计数字存储示波器数字存储示波器是20世纪年代初发展起来的一种新型示波器。这种类型的示波器可以方便地实现对模拟信号波形进行长期存储并能利用机内微处理器系统对存储的信号做进一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动测量以及多种复杂的处理。数字存储示波器的出现使传统示波器的功能发生了重大变革。 1 数字存储示波器的组成原理1 概述典型的数字存储示波器原理框图如图所示 1.2 数字存储示波器的主要技术指标 定义：单位时间内完成的完整 AD 转换的最高次数。最大取样速率主要由 AD转换器的最高转换速率来决定。 最大取

2、样速率愈高，仪器捕捉信号的能力愈强。 1 最大取样速率 fmax数字存储示波器在某个测量时刻的实际取样速率可根据示波器当时设定的扫描时间因数（t/div）推算。其推算公式为 （8.1） 式中 N每格的取样数； t/div扫描时间因数，扫描一格所占用的时间。亦称扫描速度，例如， 若某数字示波器的扫描时间因数设定为10s/div， 每格取样数为100点，则此时的取样速率等于10MHz。 很显然，数字示波器最大取样速率fmax与示波器最快扫描速度相对应。若该数字示波器最快扫描速度为100s/div，则其fmax为1GHz。divtNf/存储带宽与取样速率密切相关。根据取样定理，如果取样速率大于或等于

3、信号最高频率分量的2倍，便可重现原信号波形。实际上，在数字存储示波器的设计中，为保证显示波形的分辨率，往往要求增加更多的取样点， 一般一个周期取410点。 2 带宽 分辨率用于反映存储信号波形细节的综合特性。分辨率包括垂直分辨率和水平分辨率。垂直分辨率与 A/D 转换器的分辨率相对应，常以屏幕每格的分级数 (级/div) 表示。水平分辨率由存储器的容量来决定，常以屏幕每格含多少个取样点（点/div）表示。示波管屏幕坐标的刻度一般为 810 div。若示波器采用8位 A/D 转换器(256级)，则其垂直分辨率为32级/div，用百分数表示为 1/2560.39。若采用容量为1KB的存储器，则水平

4、分辨率为 1 024/10100 点/div，或用百分数表示为 1/1 0240.1。3 分辨率 存储容量又称记录长度，用记录一帧波形数据占有的存储容量来表示，常以字（word）为单位。存储容量与水平分辨率在数值上互为倒数关系。数字存储器的存储容量通常采用 256B，512B，1KB，4KB 等。存储容量愈大，水平分辨率就愈高。但存储容量并非越大越好，由于仪器最高取样速率的限制，若存储容量选取不恰当，往往会因时间窗口缩短而失去信号的重要成分，或者因时间窗口增大而使水平分辨率降低。 4 存储容量 读出速度是指将存储的数据从存储器中读出的速度，常用(时间)/div表示。其中，时间等于屏幕中每格内对

5、应的存储容量读脉冲周期。使用时，示波器应根据显示器、记录装置或打印机等对速度的不同要求，选择不同的读出速度。5 读出速度 1.2 数字存储示波器的主要技术指标 (1) 数字存储示波器在存储工作阶段，对快速信号采用较高的速率进行取样与存储，对慢速信号采用较低速率进行取样与存储，但在显示工作阶段，其读出速度采取了一个固定的速率，不受取样速率的限制，因而可以获得清晰而稳定的波形。可以无闪烁地观察频率很低的信号，这是模拟示波器无能为力的。对于观测频率很高的信号来说，模拟示波器必须选择带宽很高的阴极射线示波管，这就使造价上升，并且显示精度和稳定性都较低。而数字存储示波器采用了一个固定的相对较低的速率显示

6、，从而可以使用低带宽、高分辨率、高可靠性而低造价的光栅扫描式示波管，这就从根本上解决了上述问题。若采用彩色显示,还可以很好地分辨各种信息. 数字存储示波器与模拟示波器相比较有下述几个特点。 (3) 具有先进的触发功能。数字存储示波器不仅能显示触发后的信号，而且能显示触发前的信号，并且可以任意选择超前或滞后的时间，这对材料强度、地震研究、生物机能实验提供了有利的工具。除此之外，数字存储示波器还可以向用户提供边缘触发、组合触发、状态触发、延迟触发等多种方式，来实现多种触发功能，方便、准确地对电信号进行分析。 (4) 测量精度高。模拟示波器水平精度由锯齿波的线性度决定，故很难实现较高的时间精度，一般

7、限制在3%5%。而数字存储示波器由于使用晶振作高稳定时钟，有很高的测时精度。采用多位A/D转换器也使幅度测量精度大大提高。尤其是能够自动测量直接读数，有效地克服示波管对测量精度的影响，使大多数的数字存储示波器的测量精度优于1%。 (2) 数字存储示波器能长时间地保存信号。这种特性对观察单次出现的瞬变信号尤为有利。有些信号，如单次冲击波、放电现象等都是在短暂的一瞬间产生，在示波器的屏幕上一闪而过，很难观察。数字存储示波器问世以前，屏幕照相是“存储”波形采取的主要方法。数字存储示波器把波形以数字方式存储起来，因而操作方便，且其存储时间在理论上可以是无限长的。 (6) 具有数字信号的输入/输出功能，

8、 所以可以很方便地将存储的数据送到计算机或其他外部设备,进行更复杂的数据运算或分析处理。同时还可以通过GPIB 接口与计算机一起构成强有力的自动测试系统。 (5) 具有很强的处理能力，这是由于数字存储示波器内含微处理器， 因而能自动实现多种波形参数的测量与显示，例如上升时间、下降时间、脉宽、频率、峰峰值等参数的测量与显示。能对波形实现多种复杂的处理，例如取平均值、取上下限值、频谱分析以及对两波形进行加、减、乘等运算处理。同时还能使仪器具有许多自动操作功能，例如自检与自校等功能，使仪器使用很方便。数字存储示波器也有它的局限性，例如，由于受 A/D转换器最大转换速率等因素的影响，数字存储示波器目前

9、还不能用于观测频率较高的信号。 2 数字存储示波器的原理分析 波形的采集 波形的显示 波形的测量 波形的处理2.1 实时取样方式的采集原理2.2 等效时间取样方式的采集原理2.3 波形的显示2.4 波形参数的测量与处理实时取样等效时间取样 2.1 实时取样方式的采集原理 实时取样是指对波形进行等时间间隔取样，按照取样先后的次序进行A/D转换并存入存储器中。 典型实时取样方式的采集电路如图。 本节重点分析：一、 取样与A/D转换二、 t/div 控制器 三、 写地址计数器 四、 预置触发功能 2.1 实时取样方式的采集原理一、 取样与A/D转换取样即连续波形的离散化，其方法可用右图说明。把模拟波

10、形送到加有反偏的取样门的a点，在c点加入等间隔取样脉冲，则对应时间 tn(n1，2，3，) 取样脉冲打开取样门的瞬间，在b点就得到相应的模拟量an(n1，2，3，)，这个模拟量an 就是取样后得到的离散化的模拟量。 、取样 2.1 实时取样方式的采集原理、取样2、A/D转换若把an中的每一个离散模拟量进行A/D转换，就可以得到相应的数字量。例如a1 A/D01H；a2A/D02H；a3 A/D03H； a7 A/D01H。如果把这些数字量按序存放在存储器中， 就相当于把一幅模拟波形以数字量的形式存储起来 一、 取样与A/D转换A/D转换器是波形采集的关键部件。它决定了示波器的最大取样速率、存储

11、带宽以及垂直分辨率等多项指标。目前存储示波器采用的A/D转换的形式有逐次比较型、并联比较型、串并联型以及CCD器件与A/D转换器相配合的形式等。并联比较式A/D转换器的转换速度可以做得较高，但价格也较贵，是数字存储示波器采用最多的一种形式 。 2.1 实时取样方式的采集原理二、扫描速度t/div 控制器 扫描速度t/div控制器实际上是一个时基分频器，用于控制A/D 转换速率以及存储器的写入速度，它由一个准确度、稳定性很好的晶体振荡器、一组分频器和相应的组合电路组成。典型的t/div控制电路原理如图 三、 写地址计数器 写地址计数器用来产生写地址信号，它由二进制计数器组成，计数器的位数由存储长

12、度来决定。写地址计数器的计数频率应该与控制A/D转换器的取样时钟的频率相同。写地址计数器原理图如图示。四、 预置触发功能 预置触发功能含正延迟触发和负延迟触发两种情况。并且正负延迟及延迟时间都可以进行预置。 在数字存储示波器中预置触发可以通过控制存储器的写操作过程来实现。当被测信号大于预置电平时，触发电路便产生触发信号，于是存储器就从零地址开始写入采集的数据，设示波器的存储容量为1024，则当写满1 024个单元后便停止写操作。显示也从零地址开始读数据，则对应示波器屏幕上显示的信号便是触发点开始后的波形。 在常态触发状态下，在正延迟时(即显示延迟触发点N个取样点时间)，触发信号到来后，存储器不

13、立即写入数据，而是延迟N次取样之后才开始写入。这样当显示时，示波器屏幕上显示的信号便是触发点之后N个取样点的波形。这等效于示波器的时间窗口右移。在正延迟时四、 预置触发功能 在负延迟时(即显示超前触发点N个取样点时间)，触发信号到来前， 存储器信号便就一直处于01 023单元不断循环写入的过程中，当写满1 024个单元之后，新内容将覆盖旧内容继续写入。当触发信号到来后，使存储器再写入1 024 N个取样点之后停止写操作。显示时，不是从零地址读数据， 而是从停止写操作时地址的下一个地址作为显示首地址连续读1 024个单元的内容。这样，示波器屏幕上显示的便是触发点之前N次取样点为起点的波形，这等于

14、示波器的时间窗口左移。在负延迟时四、 预置触发功能2.2 等效时间取样方式的采集原理 实时取样方式对观测单次出现的信号非常有效， 是数字存储示波器必须具备的取样方式，但实时取样方式受到A/D转换器最高转换速率的限制，使观察和存储信号的频带宽度受到了限制。 等效时间取样方式是先采用“取样技术”，将周期性的高频信号变换成波形与其相似的周期性低频信号，然后再做进一步的处理，因而可以比较容易地获得很宽的频带宽度。但等效时间取样仅限于处理重复性的周期信号。 一个典型的采用等效时间取样方式的采集系统如图所示。 步进系统在等效时间取样方式中起了关键性的作用，电路原理框图如图。静态时，D触发器的Q 端为高电平

15、，VT11导通。触发脉冲到来时，D触发器的Q 端变为低电平，VT11关闭，电容C充电形成斜波信号，VT11、VT12 组成的自举电路用以保证斜波的线性。斜波信号加在比较器正端，阶梯波加在比较器负端。当斜波电压上升超过比较器负端电平时，比较器输出翻转，并经反相送给D，D复位Q 返回到高。每次取样后，阶梯波都会抬高一阶，如此重复下去，就能在比较器输出端得到一系列的步进延迟脉冲信号。综上所述，通过改变斜波斜率与阶梯波的阶梯电压值，可以得到特定大小的步进延迟时间，从而使示波器的带宽在很大范围内降低了对A/D转换器转换速率的要求。用等效时间取样方式设计的数字存储示波器，其带宽可以较容易地达到1 000M

16、Hz，而且能较容易地把ps量级的脉冲波形存储起来。但该方法要求被测信号必须是周期性信号。 由图知，若阶梯波的单位阶梯电压为UA，斜波信号的斜率为uF，则步进脉冲滞后触发脉冲的步进时间t为t= UA uF (8.4)上式说明，t与阶梯波电压成正比，与斜波斜率成反比。2.3 波形的显示 为适应不同波形的观测，数字存储示波器具有多种灵活的显示方式 一、 存储显示 存储显示是数字存储示波器最基本的显示方式。它显示的波形是触发后所存储的一帧波形信号，即在一次触发所完成的一帧信号数据采集之后，再通过控制存储器的地址依次将数据读出，并经D/A转换稳定地显示在CRT上。 依照读出方法的不同，又可分为: CPU

17、控制方式 直接控制方式。 一、 存储显示 CPU 控制方式显示过程：将存储器中的数据按地址顺序取出，送到D/A转换器转换，还原为模拟量送至Y轴；与此同时，将地址按同样顺序送出，经D/A转换器转换为阶梯波送至X轴。这样就能把被测波形显示在CRT屏幕上。设存储波形时是以255个地址为一页面 ，现通过下图说明其原理。一、 存储显示 直接控制方式一方面，地址计数器在显示时钟的驱动下， 产生的连续地址信号依次将存储器中的波形数据连续地送至D/A转换器，然后将恢复的模拟量送至CRT的Y轴；另一方面， 地址计数器提供的地址信号经另一D/A转换器形成阶梯波送至CRT的X轴作同步的扫描信号。于是在CRT屏幕上便

18、形成了被显示的模拟波形。很显然，这种方式的数据传输速度取决于时钟的速率，速度较快。 特点：数据传输不再经过CPU，而直接对内存进行读/写操作，因此速度快。显示原理见图。一、 存储显示 存储显示方式还有连续触发显示和单次触发显示之分。在连续触发显示方式下，每满足一次触发条件，就完成一帧数据的取样与存储，同时，屏幕上原来的显示波形就被新存储的数据更新一次。单次触发显示只不断显示一次触发而取样与存储的数据波形。CPU控制方式显示的特点： 无论是Y轴还是X轴的数据，都必须通过CPU传输，数据传输速度受到一定的限制。直接控制方式显示的特点：直接在时钟的驱动下对内存进行读/写操作，不再经过CPU，数据传输

19、速度仅取决于时钟速率，而不是由软件决定的，速度较快。 二、 双踪显示 存储时，为了使两条波形保持原有的时间对应关系，常采用交替存储技术。即利用写地址的最低位A0来控制通道开关，使取样电路轮流对两通道输入信号进行取样和A/D转换，存储方式如图所示。读出时，先读偶数地址，再读奇数地址，Y1和Y2信号便在CRT上交替显示。为了使两通道信号的波形分别显示于屏幕的上半部和下半部，可将存入存储器的数字序列Y1n与Y2n中的每一数据右移一位(即除以2)；再将Y2n中每一个数据的最高位置1，将Y1n中每一个数据的最高位保持为零，便可达到两通道信号分区域显示的效果。但这种处理方式使波形垂直分辨率降低了一倍。 二

20、、 双踪显示 存储时，为了使两条波形保持原有的时间对应关系，常采用交替存储技术。即利用写地址的最低位A0来控制通道开关，使取样电路轮流对两通道输入信号进行取样和A/D转换，存储方式如图所示。读出时，先读偶数地址，再读奇数地址，Y1和Y2信号便在CRT上交替显示。为了使两通道信号的波形分别显示于屏幕的上半部和下半部，可将存入存储器的数字序列Y1n与Y2n中的每一数据右移一位(即除以2)；再将Y2n中每一个数据的最高位置1，将Y1n中每一个数据的最高位保持为零，便可达到两通道信号分区域显示的效果。但这种处理方式使波形垂直分辨率降低了一倍。 三、 锁存和半存显示 锁存显示就是把一幅波形数据存入存储器

21、之后，只允许从存储器中读出数据进行显示，不准新数据再写入。半存显示是指波形被存储之后，允许存储器奇数(或偶数)地址中的内容更新，但偶数(或奇数)地址中的内容保持不变。于是屏幕上便出现两个波形，一个是已存储的波形信号，另一个是实时测量的波形信号。这种显示方法可以实现将现行波形与过去存储下来的波形进行比较的功能。 四、 滚动显示 滚动显示的表现形式是：被测波形连续不断地从屏幕右端进入，从屏幕左端移出。示波器犹如一台图形记录仪，记录笔在屏幕的右端，记录纸由右向左移动，当发现欲研究的波形部分时，还可将波形存储或固定在屏幕上，以作细微的观察与分析。滚动显示方式的机理是：每当采集到一个新的数据时，就把已存

22、在存储器中的所有数据都向前移动一个单元，即将第一个单元的数据冲掉，其他单元的内容依次向前递进，然后再在最后一个单元中存入新采集的数据。每写入一个数据，就进行一次读过程，读出和写入的内容不断更新，因而可以产生波形滚滚而来的滚动效果。滚动显示主要适于缓慢变化的信号。 五、 点显示与插值显示 数字示波器屏幕显示的波形一般是由一些密集的点构成，通常称点显示。在点显示情况下，当被观察的信号在一周期内采样点数较少时会引起视觉上的混淆现象，使观察者很难辨认。一般认为当采样频率低于被测信号频率的2.5倍时，点显示就会造成视觉混淆。采用插值显示可以克服视觉的混淆现象，同时又不降低带宽指标。 如图所示，当采用点显

23、示方式显示采样点数较少的正弦波形时所造成的视觉混淆，以及采用插值显示的效果。 所谓插值显示，即在波形上两个测试数据点间插入一个估值。数字示波器广泛采用矢量插值法和正弦插值法两种方式。矢量插值法是用斜率不同的直线段来连接相邻的点。正弦插值法是以正弦规律，用曲线连接各数据点的显示方式，其能力已接近奈奎斯特极限频率。 对每周期采样点数较少的正弦波，采用正弦插值处理会得到满意的显示效果，如图81示。同样，对脉冲信号采用矢量插值法会得到较满意的效果，若选用正弦插值处理会在信号的前沿造成尖头状失真，如图815示。五、 点显示与插值显示 几乎所有微机化的数字示波器都充分地利用内部微处理器系统以及A/D 转换

24、器等硬件，构成多种测量及数据处理能力，使数字示波器成为一台功能很强大的测量仪器。数字示波器的测量及处理功能包括：波形上任意两点间的电位差（U）以及时间差（t）的测量、波形的前后沿时间测量、峰-峰值测量、有效值测量、频率测量、显示波形平均值处理、两波形的加、减、乘运算、波形的频谱分析等。2.4 波形参数的测量与处理 本节以U与t测量、两波形相加处理为代表，讨论波形参数的测量与处理的一般原理及方法。一、 U 、t 的测量 波形上任意两点间的电位差(U)和时间差(t)的测量 一般采用加亮标志法或光标标志法。加亮标志法是将欲测量的波形段加亮进行标志，而光标标志法是通过设置两条水平光标线或两条垂直光标线

25、对波形被测部分进行标志。波形加亮部分的起点和终点，或者光标线的位置，可通过面板相应按键的控制下作步进式的移动，波形加亮部分的起点和终点或光标线与波形的交点，对应于信号存储器中的相应数据，当设置不同的测量项目时，仪器即可在测量程序控制下实现不同的测量目的，并将测量结果直接显示在CRT上。为了测量U、t的大小， 通常应将扫描时间因数 (t/div) 和灵敏度(m/div)分挡编成代码，并与波形代码一起存入存储器，如表83和表84所示。 表8-3为扫描时间因数代码表，表中的每挡扫描时间因数都用相应的代码表示，当扫描时间因数总数为30挡时，用5位二进制代码即可。 表8-4为灵敏度代码表，表中的每挡灵敏

26、度都用相应的代码表示，当灵敏度总数为6挡时，用3位二进制代码来表示6挡灵敏度。 最后，再把代表扫描时间因数的5位二进制代码放在一个字节的高5位，代表灵敏度的3位二进制代码放在同一字节的低3位，并在每次存储一页波形数据时，把这一字节内容也存放在同一页面的某个单元（例如0号单元）。1 加亮标志法t 测量原理 设波形由255个点组成，当扫描时间因数确定之后，每两点之间的步进时间Tstep便是确定的。若想测量波形某一部分的时间t，只需把这一部分加亮，把加亮部分的点数求出来，用点数乘以步进时间Tstep即可求出t。 求解t 的步骤： 1、根据扫描时间因数确定步进时间Tstep； 2、求出测量波形（加亮部

27、分）的点数； 3、 t = 点数Tstep。步进时间Tstep是随不同的扫描时间而变的，此时只要把存放在波形页面中0号地址的内容取出来，根据它的高5位代码就可以确定步进时间及单位。 图8-16 波形加亮及控制流程 图中，端口“I/O”为控制加亮输入口，端口“I/O，Z”为控制加亮输出口。其中“I/O”口的U0键和U1键分别对应波形加亮部分的起点和终点，并定义D1为1表示要改变U1的位置，D2为1表示要改变U0的位置，究竟作如何改变(进或者退)则由进/退键来决定，定义D0为1时进，D1为0时退。在存储阶段，在CPU两次取样之间访问I/O口，若D1为1，则B寄存器加 1(若同时D0为1)或者减1(

28、若同时D0为0); 若D2为1，则C寄存器加1(若同时D0为1)或者减 1(若同时D0为0)，使寄存器B和C分别寄存加亮部分起点和终点的地址。在显示波形时，不断地让信号存储器的地址计数器(L寄存器)与C寄存器比较，当LC时，则使“I/O，Z”口的D0置1， 它与加亮信号组合起来就产生了在波形上加亮的效果。同样若LB，则使“I/O，Z”口的D0置0，这就是加亮的结束。这样，通过按动U0键、U1键和进退键，便可产生使波形加亮部分变宽、变窄以及左右移动的效果。于是，可以得到加亮待测波形部分的时间T(B-C) Tstep，式中的(B-C)即为加亮标志间的点数。二、 两波形的“加”运算 两波形的“加”运

29、算是指把存放在不同页面中的波形数据对应相加。相加时，要求波形的扫描时间因数必须相同，否则无法表示相加后的时间； 应注意两个页面的灵敏度要相同，若灵敏度不同，应在运算之前把两页面的灵敏度给以调整或“对齐”， 记下灵敏度调整系数。相加时，如有溢出还应能自动调整，使每两点相加结果不超过255。 灵敏度对齐程序的依据是表86所示的灵敏度与代码关系表。首先把A、B页面的灵敏度代码相减，若结果为零，说明两页面的灵敏度相同不需要调整。若不为零，应把相减的差值 L（即灵敏度的差值）按2L计算出调整系数，然后进行调整。调整原则是：向低灵敏度对齐，即把灵敏度高的页面做被调整页，将其代码改为低灵敏度代码，再把被调整

30、页每一单元的数都除以调整系数。当灵敏度“对齐”以后，便把两页面对应地址中的数相加，相加的结果放在B 页面对应的地址中。若两个数相加有溢出，则把溢出标志码AAH存入E寄存器中， 二、 两波形的“加”运算“加”运算流程 3 数字存储示波器的设计 3.1 简易数字存储示波器的设计 设计并制作一台用普通示波器显示被测波形的简易数字存储示波器，示意图如下： 考虑到电子竞赛的特点，将示波器被测信号的最高频率分量（存储带宽）限定在50kHz，其显示部分用模拟示波器（XY工作方式）来替代。(1) 具有连续触发和单次触发两种存储显示方式。在连续触发存储显示方式中，仪器能连续对信号进行采集、存储并实时显示，且具有

31、锁存（按“锁存”键即可存储当前波形）功能。在单次触发存储显示方式下，每按动一次“单次触发”键，仪器在满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示采集的波形。(2) 器垂直分辨率为32级/div，水平分辨率为20点/div(设示波器显示屏水平刻度为10div，垂直刻度为8div)，输入阻抗大于100k。(3) 频率范围为DC50kHz，最少设置0.2s/div、0.2ms/div、20s/div三挡扫描速度，其误差5%；最少设置1V/div、0.1V/div、0.01V/div三挡垂直灵敏度，其误差5%。(4) 仪器触发电路采用内触发方式，上升沿触发，触发电平

32、可调。(5) 具有双踪示波功能，能同时显示两路被测信号波形。(6) 具有水平移动扩展显示功能，要求将存储深度增加一倍，并且能通过操作“移动”键显示被存储信号波形的任一部分。(7) 其他，例如具有量程自动调节(Autoscale)功能、频谱分析功能等。要求达到的功能和技术指标： 3.1 简易数字存储示波器的设计 一、技术指标分析及总体方案的制定 设计要求存储示波器具有单次触发功能，能对单次出现的信号进行测量，非实时的等效时间取样方式无能为力；另一方面，本题要求A/D转换器的最高转换速率仅为2MHz，因此，本设计选用实时取样方式。 1. 取样方式的选择本题要求示波器垂直分辨率为32级/div，而显

33、示屏的垂直刻度为8div，因而要求A/D转换器能分辨328256级，应选择8位A/D转换器。本题要求示波器的最快扫描速度为20s/div，水平分辨率为20点/div，因而A/D转换器的最高转换速率应为1MHz。若考虑双踪输入情况，A/D转换器最高转换速率应选择在2MHz以上。根据上述分析，A/D转换器应选择最高转换速率为2MHz以上的8位A/D转换器，例如CA 3308、TLC 5510等。 2. A/D转换器的选择 3.1 简易数字存储示波器的设计 一、技术指标分析及总体方案的制定 本题要求水平分辨率为20点/div，而显示屏水平刻度为10div，因而满屏扫描显示需2010200点。考虑双踪

34、示波功能，存储深度应增加到400点，若再考虑水平移动扩展显示功能的需要，可考虑选择容量为1KB以上的存储器。数字存储示波器工作的一个重要特点是要求数据的写入与读出能同时进行，这就存在一个共享RAM的问题。可以考虑采用如下两种方案：(1) 采用一般的RAM并设计相应的外围控制电路，使数据的写入与读出分时使用同一套总线。(2)采用具有两套总线的双口RAM器件。根据上述分析，本设计的存储器拟选择双口RAM器件，例如选择容量为2KB的双口RAM器件IDT 7132。 3. 存储器的选择由于存储示波器一般采样速率较高(本题要求最高采样速率不小于2MHz)，控制的实时性较强，并且采集与存储要求保持严格的同

35、步，因此采用普通单片机直接控制很难胜任。本设计采用了 “CPLD单片机”的两层控制方案，底层控制由CPLD或普通IC为核心的高速逻辑控制电路，实现对系统实时控制和高速的数据采集、存储与传输；顶层由单片机实现人机交互、数据处理等项工作。这种控制方案使单片机和高速逻辑器件扬长避短地有效地结合在一起。4. 控制方案的确定 二、关键电路的分析与设计 输入电路主要作用是将输入信号的幅度调整到A/D转换器允许的电压范围内。题目要求垂直灵敏度挡位范围在0.01V/div1V/div之间，示波器显示屏的垂直刻度为8div，则对应被测信号电压幅度的范围应在0.08V8V之间。如果选择的A/D转换器最大输入电压幅

36、度为2V，则计算得到对应的输入电路的衰减放大系数的范围应为0.2525。若考虑Autoscale功能的要求，则应按125分配原则设置7挡垂直灵敏度的量程（覆盖题目要求的3挡量程）。不同垂直灵敏度（V/div挡）与对应的衰减放大系数的关系如表所示。 1. 输入电路的分析与设计很显然，输入电路应是一个宽带的数控衰减放大电路。根据表8-7提供的数据，输入电路可以由二挡量程的程控衰减器(1、0.1)和四挡量程的程控放大器(2.5、5、12.5、25)组合而成，或者采用具有7挡量程的程控衰减器和放大倍数固定为25的放大器组成等方案。 垂直灵敏度(V/div) 10mV 20mV 50mV 0.1V 0.

37、2V 0.5V 1V 衰减放大系数 25 12.5 5 2.5 1.25 0.5 0. 25二、关键电路的分析与设计 1. 输入电路的分析与设计 本题要求仪器输入带宽不小于50kHz，选用集成运放LF356(GBW为5MHz)；实际输入电路设计还要考虑双踪输入，单双踪控制由多路选择器IC6完成，当P1.1为高电平时，仪器为双踪示波功能；主放大器IC3是根据表8-7设计的具有七挡量程的程控放大器，通过控制模拟选择开关IC7实现垂直灵敏度的选择；IC4组成电平移位电路，以使输入信号的电平移位到A/D转换器所要求的02V范围内。 （典型的输入电路设计方案举例）2. 采样与存储控制电路的设计 存储示波

38、器的采样与存储控制电路一般由时钟、t/div控制器、写地址计数器、RAM读/写控制等组成，图822给出了能满足本设计要求的采样与存储控制电路原理简要框图。 输入信号经输入电路分送至A/D转换器与触发电路。控制电路一旦接到来自触发电路的触发信号，就启动一次数据采集及RAM写入过程：一方面，“t/div”控制器产生一个对应控制转换速率的采集信号，使A/D转换器按设定的转换速率对输入信号进行采集；另一方面，使写地址计数器按顺序递增，以选通RAM中对应的存储单元。为了保证下一个数据能可靠写入到对应的存储单元中，应安排在时钟的上升沿将数据写入到存储器，在其下降沿将地址计数器加1。一旦200个存储单元写满

39、，就完成了一个写入循环。 2. 采样与存储控制电路的设计 t /div 控制器用于控制 A/D 转换器的转换速率和对应的存储器的写入地址，它是采集与存储控制电路的核心。t /div 控制器实际上是一个时基分频器，题目要求扫描速度范围在0.2s/div20s/div之间，水平分辨率为20点/div，则根据式(8.1)进行推算，得A/D转换器转换速率的范围在100Hz1MHz之间。若考虑Autoscale功能的要求，应按1-2-5分配原则设置13挡扫描速度量程。经计算得到不同 t/div 挡与对应转换速率的关系如表所示。3. 波形显示电路的设计 波形显示控制电路一般由时钟、读地址计数器、RAM读控

40、制等部分组成，用以控制双口RAM的一组地址和控制总线。波形显示控制电路和采集与存储控制电路在逻辑关系上是可以分离的，但在设计中两者可以设计在同一可编程逻辑器件中。 数字存储示波器区别于模拟示波器的一个重要方面是，波形的显示与波形的采集和存储在管理上是分离的，即不管数据以何种速度写入到存储器中，存储器中存储的数据均以固定的速度读出，因而可以得到清晰而稳定的波形。这样我们就可以无闪烁地观察极慢信号，同时也可以稳定地显示很高频率的信号。这是模拟示波器所不能及的。3. 波形显示电路的设计 简易数字存储示波器的控制电路如图所示。图中，读地址计数器一方面提供连续的RAM读地址，依次将存储器中的波形数据送至

41、D/A转换器恢复为模拟信号() ，然后送至示波器CRT的Y轴；另一方面，提供的地址信号也同时经另一D/A转换器形成锯齿阶梯波送至CRT的X轴做同步的扫描信号() 。很显然，由于()和() 信号都来源于同一地址发生器，因而在显示屏上形成的波形非常稳定。 三、 软件系统的设计 在数字存储示波器软件的作用除表现在底层控制和人机界面的控制外，更重要的是体现在数据处理方面。这是因为被测信号已按预定的速率取样、量化并存储在仪器中，因而通过软件可以很自如地对这些数据进行各种处理，从而扩展出许多仪器功能。例如基于幅度和频率测量算法的自动测试功能基于幅度和频率测量算法的自动测试功能： 这类算法的主要思想是：通过

42、查找存储在RAM中波形数据的最大值、最小值以及过零值等特征数据，按照定义计算出信号的频率、周期、峰峰值、有效值等波形参数。这里特别要说明Autoscale功能，由于仪器已具备测频和测幅的功能，所以仪器就能根据已经测得的信号频率和幅度，计算并设置好最合理的垂直灵敏度及扫描速度量程，使信号波形能自动地以适当的幅度和周期数稳定地显示在示波器的屏幕上。该功能实际上是一个二维的自动量程转换功能。 3.2 等效时间取样方式数字示波器的设计 本节拟通过对探地雷达回波信号数据采集、存储及回波显示系统的分析，讨论基于等效时间取样方式的数字存储示波器的设计方法。探地雷达的回波信号有两个特点：一是回波信号的最高频率

43、分量高达GHz量级，这就对A/D转换的转换速率提出了很高的要求；二是信号幅度变化的动态范围很大，要求采用1416位A/D转换器。很显然，如果采用实时取样方式，这种高转换速率、高分辨率的A/D转换器，无论从技术条件还是从价格上都是困难的。所幸的是，探地雷达回波信号在一定的时间内(ms级)，可以认为是重复出现的周期信号。因此，该系统采用等效时间取样方案是非常合适的。 拟定的探地雷达回波信号数据采集系统的原理框图如图示。系统采用了“CPLD单片机PC机”三层控制方案。 底层控制由以CPLD为核心的高速控制逻辑电路构成，直接控制高速数据采集、存储和传输的过程；中层控制由单片机组成，一方面接收并执行由P

44、C机发送的控制命令，实施对底层控制器的控制，同时将数据从存储器中读出并迅速上传至PC机；上层控制由便携式PC机完成，一方面为用户提供一个操作窗口，完成对仪器功能和参数的设置，向单片机发送相关的控制命令；另一方面，实时接收单片机上传的回波信号数据，并进行有关数据处理及显示波形。 系统的时基电路按照PC机的设置，产生具有特定频率的触发脉冲信号，该信号一路送至发射天线装置，以产生用于向地下发射的ns级宽度的窄脉冲电磁波信号；电磁波在地下不同介质的界面上会产生反射而形成一系列回波信号，这些回波信号由接收天线接收后经过低噪放大，送往取样门电路；时基电路送出的触发脉冲信号也同时送给步进脉冲系统，以产生步进

45、脉冲信号，步进脉冲信号经取样脉冲发生器整形成取样脉冲，送往取样门电路对回波信号进行取样；取样后的回波信号经保持放大电路处理，就变成了拉宽的低频信号，然后再将该信号进行A/D转换，并经FIFO存储器的缓冲，传输到PC机进行后处理及显示；为保证存储数据向PC机传输的速度，单片机与PC机接口采用USB总线。系统的工作流程如下本节侧重分析步进系统及步进控制电路，取样电路，数据采集、存储及高速传输电路三部分的原理。 一、步进脉冲系统及步进控制电路 功能：产生驱动取样门电路取样的取样脉冲信号和启动A/D转换的步进脉冲信号。本例设计的系统产生的步进脉冲的最小步进时间达到0.1ns。 步进脉冲系统由斜波发生器

46、、比较器及辅助电路等部分组成，原理见8.2.2节的介绍 。本例设计的系统采用了美国数字可编程延时发生器AD 9500芯片，不仅集成了斜波发生器、比较器等电路，而且还内置了D/A转换器及锁存器。使用时只需要提供外部触发信号以及控制步进延时的数据，就能产生最小步进延时达10ps的步进脉冲信号。若使用可编程逻辑器件实现对AD 9500的控制，则整个步进系统的电路将会大幅度简化，使系统的可靠性进一步增强。 AD 9500是8位数字可编程延时发生器，其功能方框图内部定时图如图所示。 AD 9500的核心部件线性斜波发生器由差分模拟输入级、定时控制电路、基准电流、外接电容CEXT和外接电阻RSET等组成。

47、从触发到比较器翻转之间的这段时间间隔就是AD 9500的总延时 t，其值由斜波的斜率和加在内置DAC输入端D7D0的数据 两个因素决定。以AD 9500为核心的步进系统及控制电路原理图 二、取样电路的设计 取样电路由低噪放大器、取样门电路、取样脉冲发生器、保持放大器组成。本节侧重讨论取样门电路和取样脉冲发生器电路。 取样门的种类很多，有单管门、平衡门、双管门、行波门等。单管门是最简单的取样门电路，图中二极管VD为取样开关，Cs为取样电容，E和R1组成取样门的偏置电路，取样脉冲经R0加至取样门。 1. 取样门电路单管取样门电路原理图 平时取样二极管处于截止状态；当取样脉冲到来时，取样二极管导通，

48、输入信号在极短时间内向取样电容Cs充电，从而获得样品输出。单管取样门电路简单，元器件少。但是，由于电路中信号源与取样脉冲直接耦合，会产生干扰；另外，由于取样门开启时被测信号和取样脉冲同时向取样电容充电，取样脉冲幅度的不稳定会使取样门输出信噪比降低。 1. 取样门电路由于单管取样门电路存在上述缺点，本系统采用了四管平衡取样门电路。四管平衡取样门电路又称桥式取样门，图中，取样二极管VD1VD4组成桥式门的四臂，Ep，-Ep为二极管的反向偏压。取样脉冲分别由桥的对角线两端加入，桥的另一组对角线端分别做取样门的输入、输出端。R1是输入端匹配电阻，Cs为取样电容，T为平衡脉冲变压器。 根据平衡桥原理，加

49、在VD1VD4桥对角线2, 4两端的取样脉冲不会在1, 3两端输出，即取样脉冲对被测信号源没有形成干扰，提高了系统的信噪比。当两个方向相反、大小相同的取样脉冲电流流过磁环绕组时，产生的磁通会相互抵消，可抑制两个脉冲的不对称。对被测信号来说，磁环的两个绕组是同相的，信号电流流过磁环绕组时产生的磁通相互叠加，磁环对信号呈现高阻抗，从而形成高阻取样门。 四管平衡取样门电路二、取样电路的设计 取样脉冲发生器用于将步进脉冲发生器产生的取样脉冲进一步整形，以产生幅度足够大、宽度足够窄并具良好稳定性的取样脉冲。取样脉冲发生器由驱动级和形成级两部分组成。驱动级的作用是对步进系统生成的步进脉冲信号整形，以产生高

50、速、大幅度取样脉冲信号。驱动级电路通常采用雪崩晶体三极管电路和间歇振荡器电路两种形式。高速半导体器件雪崩晶体三极管可以较方便地产生具有纳秒和亚纳秒上升时间以及很大峰值功率的脉冲信号。因此，采用雪崩晶体三极管电路形式。形成级的作用是将取样脉冲进一步整形为边沿更加陡峭、底宽很窄的脉冲信号，一般由阶跃恢复二极管和微分电路组成。当阶跃恢复二极管处于正向导通状态的二极管突然加上反向电压时，瞬态反向电流立即达到最大值并维持一段时间，接着又立即恢复到零，利用阶跃二极管的这种阶跃特性，可以将脉冲信号整形为边沿更快的脉冲信号。 2. 取样脉冲发生器 图中Q1是雪崩晶体三极管，基极通过R1接地，使雪崩管平时处在截