存储器与处理器的连接课件.pptx

1、CPUCPU与存储器的连接与存储器的连接CPU与存储器的连接要通过三大总线实现与存储器的连接要通过三大总线实现。 将将一个存储器芯片与一个存储器芯片与CPUCPU相接时相接时，除了片选信，除了片选信号需要高位地址译码之外，其余的如存储器芯片的号需要高位地址译码之外，其余的如存储器芯片的数据信号、读写数据信号、读写控制信号控制信号及地址信号都直接接到系及地址信号都直接接到系统总线上。统总线上。但是一个存储器系统往往需要由多个芯片组合但是一个存储器系统往往需要由多个芯片组合得到系统所需的存储空间。这就需要用到下面的得到系统所需的存储空间。这就需要用到下面的方方法：法：位扩展法位扩展法、字扩展法字扩

2、展法、组合扩展法组合扩展法。存储系统设计的存储系统设计的 步骤步骤1 1、确定芯片个数、确定芯片个数= =目的系统容量目的系统容量/ /提供芯片规格提供芯片规格2 2、确定扩展方法（字、位、字位）、确定扩展方法（字、位、字位）3 3、芯片地址线、数据线、读写控制线的连接、芯片地址线、数据线、读写控制线的连接4 4、芯片片选的连接、芯片片选的连接CPUCPU与存储器的连接与存储器的连接1. 1. 位扩展法位扩展法一、存储器芯片的扩展一、存储器芯片的扩展当当存储器芯片的数据位数不能满足存储系统需要存储器芯片的数据位数不能满足存储系统需要时时，可将多个存储器芯片的地址线并连起来（即接相，可将多个存储

3、器芯片的地址线并连起来（即接相同的输入），用它们的数据线扩展各个存储单元的数同的输入），用它们的数据线扩展各个存储单元的数据位。这种扩展方法称为据位。这种扩展方法称为位扩展法。位扩展法。64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64K 8bit存储器存储器A0 A15R/WCSCPUCPU与存储器的连接与存储器的连接1. 1. 位扩展法位扩展法例：把两片例：把两片62646264扩展成扩展成8K8K1616的存储器的存储器D7D0RDWR一、存储器芯片的扩

4、展一、存储器芯片的扩展A12A0D15D8D15D0译码器译码器6264I/O0 I/O7A12 A0OE WECE1 CE28k 8I/O0 I/O7A12 A06264OE WECE1 CE28k 8CPUCPU与存储器的连接与存储器的连接2. 2. 字扩展法字扩展法字扩展法将低位地址线接到所有芯片，实现片字扩展法将低位地址线接到所有芯片，实现片内寻址；将高位地址线通过译码或变换后内寻址；将高位地址线通过译码或变换后输出给各芯片的片选信号，实现片间寻址输出给各芯片的片选信号，实现片间寻址当当存储器芯片的存储单元数量不能满足存存储器芯片的存储单元数量不能满足存储系统需要时储系统需要时，可将多

5、片存储器芯片的数据线，可将多片存储器芯片的数据线并连起来，用它们的地址线扩展存储单元的数并连起来，用它们的地址线扩展存储单元的数量。这种扩展方法称为量。这种扩展方法称为字扩展法。字扩展法。例：例：用两片用两片SRAM Intel6264（8K 8位）位）存储器芯片存储器芯片组成一个组成一个16K 8 位的存储系统。位的存储系统。一、存储器芯片的扩展一、存储器芯片的扩展CPUCPU与存储器的连接与存储器的连接二、存储器芯片的扩展二、存储器芯片的扩展2. 2. 字扩展法字扩展法例：例：6264I/O0 I/O7A12 A0I/O0 I/O7A12 A06264OE WECS1 CS2RDWR8k

6、88k 8OE WECS1 CS2D7D0A12A0D7D0D7D0地址地址译码器译码器高高位位地地址址CPUCPU与存储器的连接与存储器的连接2 2. . 字字扩展法扩展法练习练习： 用用1616K K8 8的的SRAMSRAM扩展成扩展成6464K K8 8的存储器的存储器系统系统一、存储器芯片的扩展一、存储器芯片的扩展字扩展字扩展 WECPUCPU与存储器的连接与存储器的连接3. 3. 组合扩展法组合扩展法当当存储器芯片的存储器芯片的数据位数和存储单元数量都不数据位数和存储单元数量都不能满足存储系统需要时能满足存储系统需要时，可先进行字扩展，再进行，可先进行字扩展，再进行位扩展，也可把顺

7、序反过来。这种扩展方法称为位扩展，也可把顺序反过来。这种扩展方法称为组组合扩展法。合扩展法。练习：练习：用用16K 4位位的存储器芯片组成一个的存储器芯片组成一个64K 8位的位的存储系统。存储系统。二、存储器芯片的扩展二、存储器芯片的扩展字和位同时扩展字和位同时扩展 0CS1CS2CS3CSW E3Y2Y1Y0YD7D4D3D016K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit译码器A14A15A13A0扩展方法的总结扩展方法的总结位扩展：位扩展：各芯片的地址线、片选信号连接相同，各芯片的地址线、片选信号连接相同，各芯片的数据线接

8、不同的系统数据线各芯片的数据线接不同的系统数据线字扩展：字扩展：各芯片的地址线、数据线连接相同，片各芯片的地址线、数据线连接相同，片 选信号不同（由高位地址线经过译码得到，使得选信号不同（由高位地址线经过译码得到，使得同一时刻只选中一个芯片）同一时刻只选中一个芯片）。字位扩展：字位扩展：先进行位扩展，再把位扩展后得到的先进行位扩展，再把位扩展后得到的 芯片组进行字扩展芯片组进行字扩展CPUCPU与存储器的连接与存储器的连接二、存储器的地址选择（字扩展时高位地址线的二、存储器的地址选择（字扩展时高位地址线的连接）连接）CPUCPU与存储器连接时，将与存储器连接时，将CPUCPU的的低位地址线低位

9、地址线连到存储器所连到存储器所有芯片的地址线上，实现片内寻址；有芯片的地址线上，实现片内寻址；将高位地址线经过将高位地址线经过译码输出给存储器芯片的片选引脚译码输出给存储器芯片的片选引脚，实现片间寻址。，实现片间寻址。存储器的存储器的地址译码地址译码方式有方式有线性选择、全译码、部分译码线性选择、全译码、部分译码 对于组合得到的存储器系统，必须给每个芯片分配对于组合得到的存储器系统，必须给每个芯片分配地址，也就是要保证存储器芯片在整个内存中占据的地址，也就是要保证存储器芯片在整个内存中占据的地址范围地址范围能够满足用户的要求。能够满足用户的要求。这就需要掌握这就需要掌握存储器地址译码存储器地址

10、译码的方法（字扩展）的方法（字扩展）二、存储器的地址选择二、存储器的地址选择1. 1. 线性地址译码方式线性地址译码方式 如果在一个微机系统中，所要求的存储器容量较如果在一个微机系统中，所要求的存储器容量较小，而且以后也不会扩充系统的存储容量，可直接将小，而且以后也不会扩充系统的存储容量，可直接将芯片使用的地址线以外的芯片使用的地址线以外的一位或两位高位地址线一位或两位高位地址线作为作为片选信号，这种方法称为片选信号，这种方法称为线性线性地址译码方式地址译码方式 。 例例：用两片用两片SRAMSRAM Intel6264 Intel6264（8K8K 8 8位）位）存储器芯片存储器芯片组成一个

11、组成一个1616K K 8 8 位的存储系统。可以用位的存储系统。可以用A13A13与芯片的与芯片的片选信号连接。片选信号连接。线性选择方式的缺点1、出现、出现地址重叠地址重叠。例子中假设。例子中假设CPU地址线为地址线为16根，则每个芯片有根，则每个芯片有4组地址。如为组地址。如为20根地根地址线，则重叠更多址线，则重叠更多2、地址不连续地址不连续。如果用。如果用A14或或A15连接芯片连接芯片的片选则两个芯片的地址空间不连续的片选则两个芯片的地址空间不连续3、不方便扩充。想要增加系统容量时必须重、不方便扩充。想要增加系统容量时必须重新连接地址线。新连接地址线。CPUCPU与存储器的连接与存

12、储器的连接2. 2. 全地址译码方式全地址译码方式 所谓全地址译码，就是构成存储器时要使用全部所谓全地址译码，就是构成存储器时要使用全部地址总线信号，即地址总线信号，即CPU CPU 的的低位地址信号接存储芯片的低位地址信号接存储芯片的地址输入线地址输入线，余下的，余下的所有高位地址信号所有高位地址信号用来作为译码用来作为译码器的输入器的输入，从而使得存储器芯片上的每一个单元在整，从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址。个内存空间中具有唯一的一个地址。 例：例：一个微机系统一个微机系统20根地址线，根地址线，RAM容量为容量为32K字节，字节，采用采用8K 8位的位

13、的RAM芯片，安排在内存空间的最低位置，芯片，安排在内存空间的最低位置，则则A12A0作为片内寻址，作为片内寻址，A19A13译码后作为芯片寻址译码后作为芯片寻址二、存储器的地址选择二、存储器的地址选择A12 A0A12 A0A12 A0A12 A0A0 A12CSCSCSCSWEWEWEWED7D0D7D0D7D0D7D0 D7 D0CPUA19 A13M/ IOWRDBAB2 2. . 全全地址译码方式地址译码方式OEOEOEOERD00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH译译码码器器0 1234127思考：全译码方式有地址重叠、地址

14、不连续的情况吗？全译码方式有地址重叠、地址不连续的情况吗？1 1、地址是唯一的，没有重叠、地址是唯一的，没有重叠2 2、地址是连续的，便于扩充。、地址是连续的，便于扩充。全译码的缺点：译码电路复杂，特别是高位地址线较多全译码的缺点：译码电路复杂，特别是高位地址线较多的时候。的时候。CPUCPU与存储器的连接与存储器的连接3. 3. 部分地址译码方式部分地址译码方式 存储器系统容量的需求并不总是达到最大容量，存储器系统容量的需求并不总是达到最大容量，为了减少译码电路的复杂性并留有一定的可扩展空间，为了减少译码电路的复杂性并留有一定的可扩展空间，常采用将芯片使用以外的常采用将芯片使用以外的部分高地

15、址部分高地址进行译码，产生进行译码，产生片选信号的方法。片选信号的方法。 三、存储器的地址选择三、存储器的地址选择这种方法通常使用这种方法通常使用74LS138 三三八译码器芯片。八译码器芯片。该芯片管脚图、输出真值表见下页图。该芯片管脚图、输出真值表见下页图。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7VccGND74LS138 三三八译码器芯片八译码器芯片Y0=0其余为其余为1Y1=0其余为其余为1. 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 0 0输出输出 C B AG1 G2A G2B74LS13874LS138用用74

16、LS 138进行部分译码举例进行部分译码举例例例： 用用2K*8的的RAM芯片设计一个芯片设计一个8K*8的存储器系的存储器系统，用统，用74LS138进行地址译码。进行地址译码。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7A12A11A13A14M/ IOA15 1# 1# 芯片片选芯片片选 2# 2# 芯片片选芯片片选 3# 3# 芯片片选芯片片选 4# 4# 芯片片选芯片片选结论：结论：74LS138 输入确定后，每个输出引脚输入确定后，每个输出引脚所连接芯片的地址空间也就确定了，比如：所连接芯片的地址空间也就确定了，比如：74LS138G1G2AG2BCBAY0Y1Y2Y3Y

17、4Y5Y6Y7000007FFH08000FFFH100017FFH18001FFFH200027FFH28000FFFH300037FFH38003FFFHA12A11A13A14M/ IOA15在存储器扩展时，在存储器扩展时，74LS138 的连接的连接输出：输出：138的输出接到芯片的片选上的输出接到芯片的片选上输入：输入：1）ABC的连接：依次把高位地址线的最低三的连接：依次把高位地址线的最低三位地址连接到位地址连接到ABC上。比如，芯片地址线用上。比如，芯片地址线用了了12A0，则，则A-A13，B-A14，C-A152）三个控制端的连接：把）三个控制端的连接：把M/IO和剩下的地址

18、和剩下的地址线进行逻辑门电路运算后分别送给三个控线进行逻辑门电路运算后分别送给三个控制端。制端。部分译码方式的优缺点部分译码方式的优缺点部分译码方式的译码简单，但地址扩展部分译码方式的译码简单，但地址扩展能力有限，并且能力有限，并且可能出现地址重叠（如可能出现地址重叠（如果有一些地址线没有用到）果有一些地址线没有用到）。使用不同。使用不同信号连接片选信号时，芯片的地址空间信号连接片选信号时，芯片的地址空间也不同。也不同。这种方式常常用在较小的微型计算机系统这种方式常常用在较小的微型计算机系统中。中。三种地址译码方式的总结三种地址译码方式的总结1.CPU与存储器芯片连接时，低位地址线连与存储器芯片连接时，低位地址线连到所有芯片的地址线上，实现片内寻址；到所有芯片的地址线上，实现片内寻址；高位地址线经过线选法或译码器译码高位地址线经过线选法或译码器译码输出输出到芯片的片选，实现片间寻址。到芯片的片选，实现片间寻址。2.连接时注意地址是否重叠、地址是否连续连接时注意地址是否重叠、地址是否连续3.要学会按照要求设置芯片的地址空间。要学会按照要求设置芯片的地址空间。