数字电路逻辑设计课件：8-5.PPT

1、8.5可编程逻辑器件的开发8.5.1低密度低密度PLD的开发的开发8.5.2高密度高密度PLD的开发的开发8.5.3FPGA器件编程数据的装载器件编程数据的装载8.5.4ISP- -PLD的编程的编程概述概述概述概述用用PLD实现设计要求的逻辑功能，必须借助于适当的实现设计要求的逻辑功能，必须借助于适当的PLD开发工具，即开发工具，即PLD开发软件和开发硬件。开发软件和开发硬件。开发系统软件开发系统软件是指是指PLD专用的编程语言和相应的汇编程序。专用的编程语言和相应的汇编程序。常用的有常用的有Data I/O公司的公司的ABEL、Synario和和Logical Device公司公司的的CU

2、PL等，等， Synario系统软件不仅可以用硬件描述语言系统软件不仅可以用硬件描述语言HDL输输入，而且可以用电路原理图输入。随着集成化的发展，一些公入，而且可以用电路原理图输入。随着集成化的发展，一些公司推出了集成化开发系统软件（软件包），如司推出了集成化开发系统软件（软件包），如Xilinx公司的公司的XACT5.0、Foundation M1 Series，Lattice公司的公司的ISP Synario System等。等。开发系统的硬件开发系统的硬件部分包括部分包括计算机计算机和和编程器编程器。开发系统软件。开发系统软件运行于运行于PC机，编程器主要通过并行接口从计算机接收编程数据

3、，机，编程器主要通过并行接口从计算机接收编程数据，最终写入最终写入PLD中。中。GAL器件主要由器件主要由与与阵列和阵列和OLMC构成，设计时应按照设计构成，设计时应按照设计逻辑要求，将具体的逻辑要求，将具体的GAL器件中的器件中的与与阵列以及阵列以及OLMC中的每个中的每个编程单元的状态设置成编程单元的状态设置成“连接连接”或或“断开断开”，这个过程称为，这个过程称为GAL器件的设计与开发。器件的设计与开发。8.5.1低密度低密度PLD的开发的开发低密度低密度PLD的开发过程分为两个阶段，的开发过程分为两个阶段，第一个阶段第一个阶段是从设是从设计输入到器件编程数据文件（计输入到器件编程数据文

4、件（JEDEC）的生成；）的生成；第二个阶段第二个阶段是是从装入从装入JEDEC文件到成功地写入低密度文件到成功地写入低密度PLD。每个阶段都由开。每个阶段都由开发工具支持。发工具支持。低密度低密度PLD主要是主要是PAL和和GAL器件，其中器件，其中PAL器件结构单器件结构单一，一般只能一次性编程；而一，一般只能一次性编程；而GAL器件具有可擦除、多次编程器件具有可擦除、多次编程和结构重组功能，因此和结构重组功能，因此GAL器件可取代绝大部分的器件可取代绝大部分的PAL器件。器件。PAL和和GAL器件设计和开发方法大致相同。器件设计和开发方法大致相同。逻辑设计逻辑设计器件选择器件选择设计输入

5、设计输入设计编译与优化设计编译与优化设计仿真设计仿真通过通过?生成生成JEDEC文件文件写入器件写入器件器件校验器件校验设计实现设计实现器件器件编程编程否否是是图8- -5- -1 GAL器件开发流程图采用开发工具设计采用开发工具设计GAL器件的流程：器件的流程：确定输入与输出的数目及逻辑关系，并确定输入与输出的数目及逻辑关系，并以逻辑方程、真值表、状态图或逻辑电路图以逻辑方程、真值表、状态图或逻辑电路图等方式进行描述。等方式进行描述。确定确定PLD的基本型号。主要考虑输入和的基本型号。主要考虑输入和输出端子数、输出端子数、I/O引出端数目、乘积项数、宏引出端数目、乘积项数、宏单元结构和器件速

6、度、功耗及封装形式等。单元结构和器件速度、功耗及封装形式等。编制设计源文件，调用开发软件进行语编制设计源文件，调用开发软件进行语法检查，并进行逻辑方程化简和功能仿真。法检查，并进行逻辑方程化简和功能仿真。下载下载JEDEC文件，通过编程器写入到文件，通过编程器写入到GAL器件，最终实现要求的逻辑功能。器件，最终实现要求的逻辑功能。8.5.2高密度高密度PLD的开发的开发逻辑设计逻辑设计器件选择器件选择设计输入设计输入设计编译与适配设计编译与适配设计仿真设计仿真通过通过?生成设计文件生成设计文件器件编程器件编程设计校验设计校验设计实现设计实现器件器件编程编程否否是是图8- -5- -3 CPLD

7、开发流程高密度高密度PLD的开发过程与低密度的开发过程与低密度PLD一样，也分为两个阶段，每个阶一样，也分为两个阶段，每个阶段都有一定的开发工具支持。段都有一定的开发工具支持。CPLD和和FPGA均属于高密度可编程逻辑器均属于高密度可编程逻辑器件，件，CPLD的开发过程如图的开发过程如图8-5-3所示。所示。高密度高密度PLD开发系统一般包括软开发系统一般包括软件和硬件两部分。开发软件完成设计件和硬件两部分。开发软件完成设计输入、设计仿真，并最终形成编程器输入、设计仿真，并最终形成编程器能接受的数据格式文件及有关的设计能接受的数据格式文件及有关的设计文件。开发硬件是各种高密度文件。开发硬件是各

8、种高密度PLD编编程器，将编程数据写入高密度程器，将编程数据写入高密度PLD。软件开发系统主要包括元器件库、设计输入、设计处理、软件开发系统主要包括元器件库、设计输入、设计处理、设计仿真、器件编程和设计管理软件等。设计仿真、器件编程和设计管理软件等。高密度高密度PLD软件开发系统软件开发系统设计输入设计输入一般支持逻辑方程（布一般支持逻辑方程（布尔方程）、真值表、状态机、逻辑电路图、硬件描述语言、宏尔方程）、真值表、状态机、逻辑电路图、硬件描述语言、宏单元库等设计输入方法，有的还支持状态转移图和时域波形等单元库等设计输入方法，有的还支持状态转移图和时域波形等逻辑输入方法。逻辑输入方法。设计处理

9、软件设计处理软件主要完成对设计者的设计输入进行错误检查主要完成对设计者的设计输入进行错误检查和定位、设计电路的综合、优化、分区划分、布局布线和适配，和定位、设计电路的综合、优化、分区划分、布局布线和适配，最后形成编程数据文件和一些有关的设计文件。最后形成编程数据文件和一些有关的设计文件。设计仿真软件设计仿真软件实现对设计者设计的逻辑进行逻辑功能仿真、实现对设计者设计的逻辑进行逻辑功能仿真、布局布线后的系统时间特性的仿真和多器件功能仿真。布局布线后的系统时间特性的仿真和多器件功能仿真。器件编程软件器件编程软件是使用设计处理后生成的器件编程数据，利是使用设计处理后生成的器件编程数据，利用编程器和编

10、程电缆，对具体选定的器件进行编程和校验。用编程器和编程电缆，对具体选定的器件进行编程和校验。设计管理软件设计管理软件将上述功能软件集成在一起，提供一个从输将上述功能软件集成在一起，提供一个从输入到设计完成的集成设计环境。入到设计完成的集成设计环境。高密度高密度PLD开发硬件一般由开发硬件一般由PC机逻辑编程卡机逻辑编程卡、适配器适配器和和编编程电缆程电缆组成。作用是接收组成。作用是接收PLD开发软件生成的编程数据文件，开发软件生成的编程数据文件，并产生编程所需要的控制信号，通过连接到计算机并行接口的并产生编程所需要的控制信号，通过连接到计算机并行接口的编程电缆，完成高密度编程电缆，完成高密度P

11、LD的编程。的编程。101110M2110100M1输入输入1从动模式（串行）从动模式（串行）输出输出1周边异步模式周边异步模式数据地址从数据地址从FFFF开始开始输出输出1周边同步模式周边同步模式数据地址从数据地址从0000开始开始输出输出0主动并行模式（低）主动并行模式（低）输出输出0主动并行模式（高）主动并行模式（高）输出输出0主动串行模式主动串行模式M0备注备注时钟时钟CCLK配置选择配置选择工作模式工作模式名称名称表8- -5- -1 XC4000系列工作模式8.5.3FPGA器件编程数据的装载器件编程数据的装载将编程数据写入到将编程数据写入到FPGA内部编程数据存储器（内部编程数据

12、存储器（SRAM）的过程，称为的过程，称为装载装载（又称为配置），相当于（又称为配置），相当于PLD器件编程。器件编程。FPGA装载过程是在装载过程是在FPGA内部控制电路操作下自动进行的。内部控制电路操作下自动进行的。装载的操作有不同的模式，由装载的操作有不同的模式，由模式控制线模式控制线决定。决定。图8- -5- -5 XC4000系列主动并行模式装载M0M1PWRDWNCCLKDOUTM2LDCHDCRCLK其余其余I/O引出端引出端D7D6D5D4D3D2D1D0RESETINITD/PA7A6A5A4A3A2A1A0A15A14A13A12A11A10A9A8A7A6A5A4A3A2

13、A1A0A15A14A13A12A11A10A9A8OECSD7D6D5D4D3D2D1D0EPROM8数据总线数据总线通用通用用户用户I/O引出端引出端高电平或低电平高电平或低电平+5V至其他的至其他的FPGA模式控制线，主动并行模式模式控制线，主动并行模式数据输入端，接收来自数据输入端，接收来自EPROM的编程数据。的编程数据。数据输出端，写入的同数据输出端，写入的同时可串行输出数据。可用于时可串行输出数据。可用于多片多片FPGA的编程。的编程。装载完成信号端。完成装载完成信号端。完成后，该信号端变为高电平，后，该信号端变为高电平，若令该信号重新为低电平，若令该信号重新为低电平，电路将重新

14、初始化。电路将重新初始化。存放编程数据存放编程数据掉电输入信号端，若为掉电输入信号端，若为低电平，电路停止工作。低电平，电路停止工作。由于由于FPGA的编程数据存储器是一个静态随机存储器的编程数据存储器是一个静态随机存储器(SRAM)结构，所以断电后数据即随之丢失。因此，每次开始工结构，所以断电后数据即随之丢失。因此，每次开始工作时都要重新装载编程数据，并需要配备保存编程数据的作时都要重新装载编程数据，并需要配备保存编程数据的EPROM，给使用带来一些不便。此外，给使用带来一些不便。此外，FPGA的编程数据一般的编程数据一般存放在存放在EPROM中，且要读出并送到中，且要读出并送到FPGA的的

15、SRAM中，因而不中，因而不便于保密。便于保密。图8- -5- -6 FPGA装载过程RESET有效？有效？上电初始化上电初始化时间延迟时间延迟清除编程清除编程数据存储器数据存储器是是否否检测工检测工作模式作模式设定编设定编程模式程模式启动启动操作操作模式模式掉电掉电(无无HDC、LDC或上拉或上拉)RESET有效有效PWRDWN无效无效PWRDWN有效有效RESET无效无效按用户逻辑操作按用户逻辑操作8.5.4ISP- -PLD的编程的编程在系统可编程逻辑器件在系统可编程逻辑器件ISP- -PLD(In-System Programmable PLD)的最大特点是，编程时既不需要使用编程器，

16、也不需要将的最大特点是，编程时既不需要使用编程器，也不需要将它从所在系统的电路板上取下，可以在系统内进行编程。它从所在系统的电路板上取下，可以在系统内进行编程。ISP- -PLD芯片上集成了属于编程器的写入芯片上集成了属于编程器的写入/擦除控制电路和高压脉冲擦除控制电路和高压脉冲发生电路，因此利用发生电路，因此利用PC机的并行接口和简单的编程电缆即可进机的并行接口和简单的编程电缆即可进行编程。行编程。目前目前ISP- -PLD有低密度和高密度两种类型。低密度有低密度和高密度两种类型。低密度ISP- -PLD是在是在GAL电路基础上增加了写入电路基础上增加了写入/擦除电路。高密度擦除电路。高密度

17、ISP- -PLD又称为又称为ispPLD，具有，具有CPLD典型的结构和特性，在典型典型的结构和特性，在典型CPLD结构基础上增加了编程控制电路。结构基础上增加了编程控制电路。低密度低密度ISP- -PLD图8- -5- -7 ispGAL电路结构框图E2CMOS可编程可编程与与逻辑阵列逻辑阵列程序控制逻辑程序控制逻辑输出宏单元输出宏单元控制信号控制信号移位寄存器锁存器移位寄存器锁存器编程数据编程数据ISDIDCLKDCLKSDIMODEI/OSDOispGAL16Z8属于低密度属于低密度ISP- -PLD，其电路结构框图如图，其电路结构框图如图8- -5- -7所示。该器件具有所示。该器件

18、具有正常正常、诊断诊断和和编程编程三种不同工作方式，由三种不同工作方式，由输入控制信号输入控制信号MODE和和SDI指定。指定。若若MODE=1、SDI=0，电，电路 处 于 正 常 工 作 状 态 ， 与路 处 于 正 常 工 作 状 态 ， 与GAL16V8相同；若相同；若MODE=1、SDI=1，电路进入诊断方式，电路进入诊断方式，可以对电路进行诊断和预置；可以对电路进行诊断和预置；在编程方式中，先将编程数据在编程方式中，先将编程数据经移位寄存器从经移位寄存器从SDI逐位移入，逐位移入，再从再从SDO读出以供校验，校验读出以供校验，校验无误后，再写入无误后，再写入E2CMOS存储存储单元

19、。单元。ispLSI器件编程元件的物理布局器件编程元件的物理布局 ispLSI1032由由32个通用逻辑模块个通用逻辑模块GLB、64个输入个输入/输出单元输出单元IOC、4个可编程输出布线区个可编程输出布线区ORP和编程控制电路组成（图中未和编程控制电路组成（图中未画出），在全局布线区画出），在全局布线区GRP的四周，形成了的四周，形成了4个结构相同的大模个结构相同的大模块。这种结构与大块结构块。这种结构与大块结构CPLD完全相同，各部分的逻辑功能完全相同，各部分的逻辑功能也完全一样。也完全一样。高密度高密度ISP- -PLD结构框图结构框图示意图示意图代表器件逻辑组态和其他编程信息的数据用

20、代表器件逻辑组态和其他编程信息的数据用E2CMOS元件元件存储，该元件按行和列排列成阵列。编程时，通过存储，该元件按行和列排列成阵列。编程时，通过行地址行地址和和数数据位据位对对E2CMOS元件寻址。编程的寻址和移位操作由地址移位元件寻址。编程的寻址和移位操作由地址移位寄存器和数据移位寄存器完成，均按照寄存器和数据移位寄存器完成，均按照FIFO的方式工作。对于的方式工作。对于数据移位寄存器，低字节和高字节是分开进行移位的。数据移位寄存器，低字节和高字节是分开进行移位的。图8- -5- -10 ispLSI器件编程接口SDOispLSISDIMODESCLKispENispLSI的编程是在计算机

21、控制下进行的，通过的编程是在计算机控制下进行的，通过ISP编程电缆编程电缆从计算机并行接口连接到电路板的从计算机并行接口连接到电路板的ISP接口上。接口上。PC机根据用户机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过如图命令，通过如图8- -5- -10所示所示5线编程接口连接到线编程接口连接到ispLSI。编程使能信号，低电平有效。编程使能信号，低电平有效。数据输入线，也是编程状态机的控制线。数据输入线，也是编程状态机的控制线。数据输出线。数据输出线。编程状态机的控制线。编程状态机的控制线。串行时钟线。串行时钟

22、线。ispLSI的编程的编程图8- -5- -11 ISP编程操作状态转移图移出移出ID移位态移位态(取指令取指令)L闲置态闲置态(空操作空操作)执行态执行态(执行指令执行指令)取指令取指令执行指令执行指令HHHLHHHHHLLLLMODE SDIISP的状态机的状态机ISP的状态机共有的状态机共有3个状态。闲置态个状态。闲置态(IDLE)、移位态、移位态(SHIFT)和执行态和执行态(EXECUTE)。状态机的状态受状态机的状态受MODE和和SDI信号的控制。信号的控制。移位态移位态主要是主要是把指令装入状态机，然后状态机转移到把指令装入状态机，然后状态机转移到执行态执行态，以执行指令。，以

23、执行指令。图8- -5- -8 ispLSI1032电路结构图D7D6D5D4D3D2D1D0B0B1B2B3B4B5B6B7A7A6A5A4A3A2A1A0C0C1C2C3C4C5C6C7ORP（输出布线区）（输出布线区）ORPORPORP时钟时钟分配分配网络网络CLK0CLK1CLK2IOCLK0IOCLK1I/O0I/O15N0N1N5N4I/O32I/O47I/O16I/O31N2N3I/O48I/O63N7N6ORP（全局布线区）（全局布线区）A区大模块区大模块GLBIOCRESET返回返回图8- -5- -9 ispLSI器件编程元件物理布局和结构示意图E2CMOS存储阵列存储阵列79 高位移位寄存器高位移位寄存器 0159 低位移位寄存器低位移位寄存器 8095. 地地址址移移位位寄寄存存器器.0(SDI)SDI数据输入数据输入SDOSDO数据数据数据数据返回返回