数字电路逻辑设计课件：8-2.PPT

1、8.2通用阵列逻辑（GAL）器件8.2.1GAL器件的基本类型器件的基本类型8.2.2PAL型型GAL器件器件8.2.3PLA型型GAL器件器件8.2.4GAL器件的应用器件的应用Generic Array Logic Device8.2通用阵列逻辑（GAL）器件通用阵列逻辑器件是继通用阵列逻辑器件是继PAL器件之后，在器件之后，在20世世纪纪80年代中期推出的一种低密度年代中期推出的一种低密度可编程可编程逻辑器件。逻辑器件。它在结构上采用了它在结构上采用了输出逻辑宏单元输出逻辑宏单元（OLMC Output Logic Macro Cell）结构形式。在工艺上吸）结构形式。在工艺上吸收了收了

2、EEPROM的的浮栅技术浮栅技术，具有可擦除、可重新，具有可擦除、可重新编程、数据可长期保存和可重新组合结构的特点。编程、数据可长期保存和可重新组合结构的特点。器件型号器件型号器件结构器件结构器件特点器件特点GAL16V8，GAL20V8PAL型型通用型通用型GAL22V10，GAL18V10PAL型型扩展型，乘积项数目不同扩展型，乘积项数目不同GAL20RA10PAL型型异步型，异步时钟、置位、复位异步型，异步时钟、置位、复位GAL20XV10PAL型型异或异或型，含可编程型，含可编程异或异或门门GAL16VP8，GAL20VP8PAL型型大电流输出大电流输出GAL16V8Z/ZDPAL型型

3、低功耗低功耗GAL6001FPLA型型含多种形式逻辑宏单元含多种形式逻辑宏单元ispGAL22V10， ispGAL16Z8在系统编程在系统编程不用专门的编程器编程不用专门的编程器编程表8- -2- -1 部分典型GAL器件8.2.1 GAL器件的基本类型器件的基本类型输入输入缓冲缓冲I输出输出宏单元宏单元OLMC图8-2-1 PAL型GAL器件结构与与阵列阵列三态三态输出输出缓冲缓冲I/ /O8.2.2 PAL型型GAL器件器件PAL型型GAL器件在结构上继承了器件在结构上继承了PAL器件器件与与阵列可编程和阵列可编程和或或阵列固定的结构，在输出电路中采用可编程输出逻辑宏单元阵列固定的结构，

4、在输出电路中采用可编程输出逻辑宏单元（OLMC）。）。根据根据OLMC结构和性能不同，结构和性能不同，PAL型型GAL器件又可分为通器件又可分为通用型、扩展型、异步型、大电流输出型和低功耗型等几种类型。用型、扩展型、异步型、大电流输出型和低功耗型等几种类型。GAL16V8总体结构总体结构GAL16V8器件有器件有8个输入缓冲器，个输入缓冲器，8个三态输出缓冲器，个三态输出缓冲器，8个输出反馈个输出反馈/输入缓冲器，输入缓冲器，1个系统时钟个系统时钟CP输入缓冲器和输入缓冲器和1个三态个三态输出使能输出使能OE输入缓冲器；输入缓冲器；与与阵列由阵列由88个个与与门构成，共形成门构成，共形成64个

5、乘积项，每个乘积项有个乘积项，每个乘积项有32个输入；含个输入；含8个输出逻辑宏单元个输出逻辑宏单元OLMC（或或阵列包含在阵列包含在OLMC中中），其中前），其中前3个和后个和后3个个OLMC输出端都有反馈线连接到相邻单元的输出端都有反馈线连接到相邻单元的OLMC。 GAL16V8器件有器件有8个引出端固定作为输入端，另外个引出端固定作为输入端，另外8个输入个输入/输出引出端也可配置为输入模式。因此，输出引出端也可配置为输入模式。因此， GAL16V8器件最多器件最多可有可有16个输入端，输出端最多为个输入端，输出端最多为8个。这也是器件型号中两个数个。这也是器件型号中两个数字的含义。字的含

6、义。逻辑图逻辑图GAL16V8器件器件OLMC( (1) ) OLMC结构结构三态输出使能控制三态输出使能控制011101110用户定义使用用户定义使用100功能功能控制电平控制电平AC1(n)AC0表8- -2- -2 PTMUX功能表寄存器型输出寄存器型输出组合型输出组合型输出组合型输出组合型输出110110组合型输出组合型输出00功能功能AC1(n)AC0表8- -2- -3 OMUX功能表由由OE确定确定高阻高阻用户编程确定用户编程确定110110使能使能00输出功能输出功能AC1(n)AC0表8- -2- -4 TSMUX功能表本级内部寄存器输出反馈本级内部寄存器输出反馈邻近邻近OL

7、MC输出作输入输出作输入本级本级OLMC输出反馈输出反馈110110无反馈无反馈00功能功能AC1(m)AC1(n)AC0表8- -2- -5 FMUX功能表逻辑图逻辑图乘积项禁止位乘积项禁止位 XOR(n) SYNAC1(n)AC0 XOR(n) 乘积项禁止位乘积项禁止位32位位4位位1位位8位位1位位4位位32位位PT0PT63PT32PT3182位位121512191619图8-2-4 GAL16V8 结构控制字( (2) ) OLMC的结构控制字的结构控制字同步位同步位共用共用0：具有寄存器型输出的逻辑器件：具有寄存器型输出的逻辑器件1：纯组合型逻辑器件：纯组合型逻辑器件共用共用用于屏

8、蔽用于屏蔽64个乘积项中的某些乘积项，个乘积项中的某些乘积项，0表示屏蔽表示屏蔽( (3) ) OLMC的工作模式的工作模式OLMC的工作模式由可编程结构控制位的工作模式由可编程结构控制位SYN、AC0、AC1(n)和和XOR(n)决定，共有种工作模式，分别为专用输入、专用组决定，共有种工作模式，分别为专用输入、专用组合输出、选通组合输出、时序电路中的组合输出和寄存器型输合输出、选通组合输出、时序电路中的组合输出和寄存器型输出模式。出模式。I/ /O(n)反馈到反馈到与与阵列阵列来自相邻来自相邻OLMC(m)输出输出图8-2-5 专用输入模式OLMC(n)SYN=1, AC0=0, AC1(n

9、)=1, XOR(n)=I/ /O(n)反馈到反馈到与与阵列阵列图8-2-6 专用组合输出模式=11XOR(n)VCC来自来自与与阵列阵列OLMC(n)SYN=1, AC0=0, AC1(n)=0, XOR(n)=I/ /O(n)反馈到反馈到与与阵列阵列图8-2-7 选通组合输出模式=11XOR(n)来自来自与与阵列阵列OLMC(n)SYN=1, AC0=1, AC1(n)=1, XOR(n)=I/ /O(n)反馈到反馈到与与阵列阵列图8-2-8 时序电路中的组合输出模式=11XOR(n)来自来自与与阵列阵列CPOEOLMC(n)SYN=0, AC0=1, AC1(n)=1, XOR(n)=I

10、/ /O(n)反馈到反馈到与与阵列阵列图8-2-9 寄存器型输出模式=11XOR(n)来自来自与与阵列阵列CPOE1DQC1QOLMC(n)S Y N = 0 A C 0 = 1 AC1(n)=0 XOR(n)=SYNAC0 AC1(n) XOR(n)工作模式工作模式输出极性输出极性备备 注注101专用输专用输入模式入模式1引出端和引出端和11引出端为数据输引出端为数据输入，三态门不通入，三态门不通11000001专用组专用组合输出合输出低电平有效低电平有效高电平有效高电平有效1引出端和引出端和11引出端为数据输引出端为数据输入，三态门总是选通入，三态门总是选通11111101选通组选通组合输

11、出合输出低电平有效低电平有效高电平有效高电平有效1引出端和引出端和11引出端为数据输引出端为数据输入，三态门选通信号为第一入，三态门选通信号为第一乘积项乘积项00111101时序电路中时序电路中的组合输出的组合输出低电平有效低电平有效高电平有效高电平有效1引出端为引出端为CP，11引出端为引出端为OE，至少另有一个，至少另有一个OLMC是是寄存器输出寄存器输出00110001寄存器输出寄存器输出低电平有效低电平有效高电平有效高电平有效1引出端为引出端为CP11引出端为引出端为OE表8-2-6 OLMC 的工作模式移移 位位 寄寄 存存 器器备备 用用 地地 址址 空空 间间与与阵列阵列电子标签

12、电子标签与与阵列阵列电子标签电子标签结结 构构 控控 制制 字字CPSDINSDOUTPT63PT32PT31PT003132335960616263加密单元加密单元备用备用整体擦除整体擦除行地址行地址图8-2-10 GAL16V8行地址结构示意图GAL16V8器件的行地址结构器件的行地址结构对应对应64个乘积项的编程信个乘积项的编程信息，每列对应一个乘积项，息，每列对应一个乘积项，共有共有32个原变量输入和反个原变量输入和反变量输入变量输入(含反馈含反馈)。用户可编程，用来配置用户可编程，用来配置OLMC的工作模式。的工作模式。串行输入串行输入串行输出串行输出用于编程数据流的输入和校验用于编

13、程数据流的输入和校验1位，防止电路设计的非法抄袭位，防止电路设计的非法抄袭8.2.3 PLA型型GAL器件器件总体结构总体结构ILMC(10)11108与与阵列阵列复复位位使能使能阵列阵列1010IOLMC(10)&64106410BLMC(8)11或或阵列阵列88101011OLMC(10)DEDE10101010I/ /OOCLKICLK输入时钟输入时钟输入输入图8-2-11 GAL6001的总体结构框图输入输入/输出逻辑宏单元输出逻辑宏单元输入逻辑宏单元输入逻辑宏单元隐埋式逻辑宏单元隐埋式逻辑宏单元输出逻辑宏单元输出逻辑宏单元75个个与与门，门，39对互补信号输入，对互补信号输入，75个

14、乘积项个乘积项36个个或或门，各有门，各有64个输入，共个输入，共36个个或或项项E1D锁存器锁存器C11D寄存器寄存器00011011QQ禁用禁用MUX到到与与阵列阵列SYNLATCH输输 入入或或I/ /OICLK图8-2-12 ILMC和IOLMC的结构ILMC和和IOLMC表8-2-7 ILMC和IOLMC工作模式异步输入模式异步输入模式11寄存器输入模式寄存器输入模式01禁用禁用10锁存器输入模式锁存器输入模式00工作模式工作模式SYNLATCHILMC和和IOLMC的内的内部结构完全相同。由一个部结构完全相同。由一个4选选1多路选择器多路选择器MUX、一个一个D锁存器和一个锁存器和

15、一个D边边沿触发器组成。沿触发器组成。 ILMC和和IOLMC的的输入方式受结构控制字中输入方式受结构控制字中的的4位控制，可以配置成位控制，可以配置成锁存器输入模式锁存器输入模式、寄存器寄存器输入模式输入模式和和异步输入模式异步输入模式。OLMC和和BLMC=1DQE0MUXXORD(i)=11VCCXORE(i)0MUX1CKS(i)1MUX0ROUTSYN(i)DE只只OLMC有有复位复位到到与与阵列阵列OEPT(i)IOLMC只只OLMC有有I/OOCLK来自来自或或阵列阵列图8-2-13 OLMC和BLMC的结构OLMC和和BLMC的结构基本相同，的结构基本相同，BLMC的输出直接馈

16、送的输出直接馈送到到与与阵列，而阵列，而OLMC的输出的输出还还可送到器件的引出端。可送到器件的引出端。表8-2-8 OLMC和SLMC工作模式带同步时钟选通的带同步时钟选通的D/E型寄存器结构型寄存器结构01组合结构组合结构10带可编程异步时钟的带可编程异步时钟的D触发器结构触发器结构00工作模式工作模式OUTSYN ( i )CKS( i )OLMC和和BLMC的结构受控制字的结构受控制字CKS(i)、OUTSYN(i)、XORD(i)和和XORE(i)的控制。其中的控制。其中i为宏单元序号，对为宏单元序号，对OLMC，i=1423，对，对BLMC，i=07。每个。每个OLMC输入信号的极

17、性由输入信号的极性由控制位控制位XORD(i)控制选择，而控制选择，而BLMC的极性无需控制。的极性无需控制。OLMC和和BLMC中的寄存器都有一个复位输入端，复位信中的寄存器都有一个复位输入端，复位信号是乘积项号是乘积项RESET。各寄存器的复位信号是。各寄存器的复位信号是公用公用的，且高电平的，且高电平有效。有效。专用组合专用组合低电平低电平0001112专用组合专用组合低电平低电平0001113专用组合专用组合低电平低电平0001114专用组合专用组合低电平低电平0001115配置模式配置模式输出极性输出极性XOR(n)AC1(n)AC0SYN乘积项数乘积项数OLMC(n)表8-2-9

18、例8-3的OLMC配置8.2.4GAL器件的应用器件的应用例例8- -3用用GAL16V8器件实现一个带使能输出的器件实现一个带使能输出的2线线4线线译码器。译码器。为为线译码器的输出表达式线译码器的输出表达式线线时，时，。当输出使能为。当输出使能为、，输出为，输出为和和，译码地址输入为，译码地址输入为解设使能控制为解设使能控制为420012301 YYYYAAST010011012013AAYAAYAAYAAY ，的配置如下：的配置如下：提供。各结构控制字和提供。各结构控制字和分别由分别由、引出端输入，输出引出端输入，输出由由选择选择OLMC)15(OLMC)12(OLMC110123YYY

19、YSTGAL器件在性能上的主要特点：器件在性能上的主要特点：(1) 采用电擦除工艺，可重复编程，逻辑功能可重新配置。采用电擦除工艺，可重复编程，逻辑功能可重新配置。一般一般GAL器件的编程次数都在器件的编程次数都在100次以上。次以上。(2) 采用采用EECMOS工艺，具有速度快、功耗低的优点。工艺，具有速度快、功耗低的优点。(3) 器件擦除改写过程快，改写整个芯片只需几秒针。器件擦除改写过程快，改写整个芯片只需几秒针。(4) 采用可编程的逻辑宏单元结构，使器件结构灵活，通采用可编程的逻辑宏单元结构，使器件结构灵活，通用性强，可配置成多种工作模式。用性强，可配置成多种工作模式。(5) 具有加密

20、功能，可防止多路设计的非法抄袭。具有加密功能，可防止多路设计的非法抄袭。(6) 具有电子标签，便于文档管理，提高了生产效率。具有电子标签，便于文档管理，提高了生产效率。(7) 具有寄存器预置和加电复位功能，器件可测性具有寄存器预置和加电复位功能，器件可测性100%。(8) 写入写入GAL器件的编程数据可保存器件的编程数据可保存20年以上。年以上。返回返回OLMC(19)2191图8- -2- -2 GAL16V8逻辑图CP&OLMC(18)318&OLMC(17)417&OLMC(16)516&OLMC(15)615&OLMC(14)714&OLMC(13)813&OLMC(12)912&11

21、OE 图8-2-3 GAL器件输出逻辑宏单元（OLMC）11100100TSMUX1&0 1PTMUX111DQC10 1OMUX10 11 0100FMUX极性极性多路开关多路开关输出输出多路开关多路开关反馈反馈多路开关多路开关XOR(n)VCCAC0AC1(n)三态三态多路开关多路开关QAC0AC1(n)AC1(m)时钟时钟CP使能控制使能控制OE来自相邻来自相邻OLMC(m)输出输出I/ /O(n)反馈到反馈到与与阵列阵列来自来自与与阵列阵列OLMC(n)返回返回PTMUXTSMUXOMUXFMUX可编程乘积项多路开关，用于控制第一乘积项可编程乘积项多路开关，用于控制第一乘积项可编程输出多路开关，用于选择输出信号是经可编程输出多路开关，用于选择输出信号是经异或异或门直接输出还是经门直接输出还是经D触发器输出触发器输出可编程三态多路开关，用于选择三态输出缓冲器的使能信号可编程三态多路开关，用于选择三态输出缓冲器的使能信号可编程反馈多路开关，用于选择不同的信号反可编程反馈多路开关，用于选择不同的信号反馈给馈给与与阵列的输入端阵列的输入端