数字电路逻辑设计课件：5-4.PPT

1、5.4.2下降沿触发的边沿触发器下降沿触发的边沿触发器5.4.3CMOS传输门构成的边沿触发器传输门构成的边沿触发器5.4.1维持阻塞触发器维持阻塞触发器5.4边沿触发器置0阻塞线置0维持线置1阻塞线置1维持线图5-4- -1 维持阻塞R- -S触发器维持阻塞触发器基本工作原理维持阻塞触发器基本工作原理&FGRSCP&ABQQ&CESDRDab5.4.1维持阻塞触发器维持阻塞触发器由上可见：由上可见：由于维持阻塞的作用，使得触发器仅在由于维持阻塞的作用，使得触发器仅在CP的的上升沿触发，其余时间保持不变。上升沿触发，其余时间保持不变。当当CP=0时，触发器状态保持不变。时，触发器状态保持不变。

2、当当CP由由0跳变至跳变至1时，触发器状态发生转移。时，触发器状态发生转移。若若S=0、R=1，则，则RD=1、 SD=0，这使得：，这使得：(1) 触发器置触发器置1；(2)通过通过置置0阻塞线阻塞线封锁封锁C门，阻塞了将触发器置门，阻塞了将触发器置0的渠道；的渠道；(3)通过通过置置1维持线维持线封锁封锁G门，维持了触发器置门，维持了触发器置1的功能；的功能；同样的方法可以分析出其它输入信号作用下的工作情况。同样的方法可以分析出其它输入信号作用下的工作情况。逻辑图逻辑图维持阻塞维持阻塞D D触发器触发器图5-4- -2 维持阻塞D触发器FGDCP&ABQQ&CESDRDabRDSDQ&DQ

3、SDRDCP图5-4- -3 上升沿触发的D触发器逻辑符号置1阻塞线维持阻塞维持阻塞D触发器为触发器为上升上升沿触发沿触发，逻辑功能与钟控，逻辑功能与钟控D触发触发器一致。器一致。 CPDQn1&直接置直接置0端端直接置直接置1端端(1) 时钟时钟CP由由0变变1之前，门之前，门F和和G的输出端的输出端a和和b应建立起稳应建立起稳定状态。这段时间称为建立时间：定状态。这段时间称为建立时间：在建立时间内，输入信号不能发生变化，所以：在建立时间内，输入信号不能发生变化，所以：pdset2tt (2) 脉冲上升沿到达后，要达到维持阻塞作用，必须使脉冲上升沿到达后，要达到维持阻塞作用，必须使SD或或R

4、D由由1变变0。所经历的这段时间称为保持时间：。所经历的这段时间称为保持时间：th=1tpd在这段时间内，输入信号也不能变化。在这段时间内，输入信号也不能变化。tsetth图5-4- -4 D 触发器的建立时间和保持时间维持阻塞维持阻塞D触发器的脉冲工作特性触发器的脉冲工作特性tCPLtset=2tpd(3) 从从CP由由0变变1直到触发器状态转移稳定于新状态，共需直到触发器状态转移稳定于新状态，共需经历经历3tpd的时间，因此要求：的时间，因此要求：pdCPH3tt (4) 触发器的工作频率：时钟信号的最高工作频率为触发器的工作频率：时钟信号的最高工作频率为pdCPLCPHmaxCP511t

5、ttf RDQCPSDD图5-4- -5 D 触发器的工作波形电路结构电路结构5.4.2下降沿触发的边沿触发器下降沿触发的边沿触发器图5-4- -6 下降沿触发的J- -K触发器逻辑图JKCPAQQ1&RDSDBDC1&FE&HG特点：特点：门门G和和H的平均延迟时间比基本触发器的平均延迟时的平均延迟时间比基本触发器的平均延迟时间长。间长。基本工作原理基本工作原理态转移准备条件。态转移准备条件。，为触发器状，为触发器状、输出为输出为此时触发导引电路此时触发导引电路触发器状态保持不变。触发器状态保持不变。，时，由于时，由于条件下，当条件下，当、在在nnQJHKQGQGQRQCPRQQHQSQCP

6、SQCPSR DDDDDD111当当CP由由1负向跳变到负向跳变到0时时，由于门，由于门G和和H平均延迟时间比基平均延迟时间比基本触发器平均延迟时间长，所以本触发器平均延迟时间长，所以CP=0首先封锁门首先封锁门C和门和门F，这，这样由门样由门A、B、D、E构成基本触发器，所以构成基本触发器，所以nnGQHQ 1在基本触发器状态转移完成之前，门在基本触发器状态转移完成之前，门G和和H输出保持不变，输出保持不变，因此有：因此有：nnnnnnQKQJQKQQJQ 1逻辑图逻辑图触发器完成状态转移以后，门触发器完成状态转移以后，门G和门和门H被被CP=0封锁，输出封锁，输出均为均为1，触发器状态维持

7、不变，不会再发生多次翻转现象。，触发器状态维持不变，不会再发生多次翻转现象。总之：总之：在稳定的在稳定的CP=0及及CP=1期间，触发器状态均维持不期间，触发器状态均维持不变，只有在变，只有在CP下降沿到达时刻，触发器才拾取输入信号并发生下降沿到达时刻，触发器才拾取输入信号并发生状态转移，所以是下降沿触发。状态方程也可写成状态转移，所以是下降沿触发。状态方程也可写成 CPQKQJQnnn1QnQn1111010111101011QnQn001101011010QQKJCPSDRD表5-4- -2 下降沿触发的J- -K触发器功能表脉冲工作特性脉冲工作特性(1) 在在CP下降沿到达之前，必须建立

8、下降沿到达之前，必须建立G和和H端的稳定状态，端的稳定状态，所以所以CP=1的持续时间应大于的持续时间应大于2tpd（基本触发器翻转延迟时间），（基本触发器翻转延迟时间），且在此期间内且在此期间内J、K信号要保持稳定。信号要保持稳定。(2) 在在CP下降沿到达之后，为保证触发器可靠翻转，下降沿到达之后，为保证触发器可靠翻转，CP=0的持续时间也应大于的持续时间也应大于2tpd。(3) 触发器最高工作频率为触发器最高工作频率为pdCPLCPHmaxCP411tttf 工作波形工作波形RDKCPSDJ图5-4- -7 下降沿触发的J- -K触发器工作波形Q5.4.3CMOS传输门构成的边沿触发器传

9、输门构成的边沿触发器TG1TG2111QQCPDCP图5-4- -8 CMOS传输门基本触发器CMOS传输门构成的基本触发器传输门构成的基本触发器CP=0、CP=1时，时，TG1导通，导通，TG2关断，触发器接收输入信关断，触发器接收输入信号号D，使，使Q=D。CP=1、CP=0时，时，TG1关断，关断，TG2导通，触发器状态保持不导通，触发器状态保持不变，将变，将CP=0时接收到的信号存时接收到的信号存储起来。储起来。可见，该触发器与钟控可见，该触发器与钟控D触发器功能完全一致，属于电位触发器功能完全一致，属于电位触发方式，触发方式，CP为为低电平有效低电平有效。CMOS传输门构成的传输门构

10、成的D边沿触发器边沿触发器TG11QD图5-4- -9 CMOS传输门构成的D触发器TG3TG211TG411Q1QCPCPCPCPCPCPCPCPG1SDRDG2G3G4QQ主主Q主主11CPCPCP触发器的状态转移发生在触发器的状态转移发生在CP上升沿到达的时刻，且接受这上升沿到达的时刻，且接受这一时刻的输入激励信号一时刻的输入激励信号D，状态方程为，状态方程为。 CPDQn1CMOS传输门构成的传输门构成的J- -K边沿触发器边沿触发器TG11D图5-4- -10 CMOS传输门构成的J- -K触发器TG3TG211TG411Q1QCPCPCPCPG1SDRDG2G3G4Q主主Q主主11CPCP1JKQQCPCPCPCPCP与与CMOS传输门构成的传输门构成的D边沿触发器相比较，有边沿触发器相比较，有 nnnnnQKQJKQQJDQ 1&FGRSCP&ABQQ&CESDRDab图5-4- -1 维持阻塞R- -S触发器图5-4- -6 下降沿触发的J- -K触发器逻辑图JKCPAQQ1&RDSDBDC1&FE&HG