《数字电子技术》全册配套课件(二).ppt

1、Digital Electronics Technology数字电子技术全册数字电子技术全册配套课件配套课件(二二)Digital Electronics Technology第六章第六章 时序逻辑电路时序逻辑电路本章重点：本章重点： 1、时序逻辑电路的分析（第二节）、时序逻辑电路的分析（第二节） 2、时序逻辑电路的设计（第四节）、时序逻辑电路的设计（第四节）Digital Electronics Technology 在第四章所讨论的组合在第四章所讨论的组合逻辑电路中，在任何时刻的输逻辑电路中，在任何时刻的输出仅取决于该时刻的输入，而于电路的原来状态无关。出仅取决于该时刻的输入，而于电路的原

2、来状态无关。 本章要介绍另一种类型的本章要介绍另一种类型的逻辑电路，在这类逻辑电路逻辑电路，在这类逻辑电路中，任何时刻的输出不仅取决于该时刻的输入，而且还中，任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。（取决于电路的原来状态。（Sequential logic circuit)Digital Electronics Technology6.1 概述概述 时序逻辑电路在任何时刻的输出不仅取决于该时刻的时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。输入，而且还取决于电路的原来状态。1. 时序逻辑电路定义时序逻辑电路定义2. 结构特点结构特点

3、时序逻辑电路是由组时序逻辑电路是由组合逻辑电路和存储电路合逻辑电路和存储电路两部分组成，其中存储两部分组成，其中存储电路必不可少。电路必不可少。 存储电路的输出状态存储电路的输出状态必须反馈到输入端和输必须反馈到输入端和输入信号共同确定时序电入信号共同确定时序电路的输出。路的输出。Digital Electronics Technology6.1 概述概述同步时序电路：同步时序电路：各触发器状态的变化都在同一时钟信各触发器状态的变化都在同一时钟信号作用下同时发生。号作用下同时发生。 异步时序电路：异步时序电路：各触发器状态的变化不是同步发生的，各触发器状态的变化不是同步发生的，可能有一部分电路

4、有公共的时钟信号，也可能完全没有可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。公共的时钟信号。 3. 时序逻辑电路分类时序逻辑电路分类（1）按各触发器接收时钟信号的不同分类：）按各触发器接收时钟信号的不同分类：（2）按输出信号的特点分类：）按输出信号的特点分类：米利（米利（Mealy）型时序电路：）型时序电路：输出信号的状态不仅取决输出信号的状态不仅取决于存储电路的状态，而且还取决于输入变量。于存储电路的状态，而且还取决于输入变量。 穆尔（穆尔（Moore）型时序电路：）型时序电路：输出信号的状态仅取决于输出信号的状态仅取决于存储电路的状态。存储电路的状态。 Digital

5、Electronics Technology二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功能描述方法6.1 概述概述Digital Electronics Technology可以用三个方程组来描述：可以用三个方程组来描述：),(),(),(QXFYqqqxxxfyqqqxxxfylijli输出方程21211212111),(),(),(QXGZqqqxxxgzqqqxxxgzlikli驱动方程驱动方程21211212111),(*),(*),(*QZHQqqqzzzhqqqqzzzhqlillli状态方程状态方程21212121116.1 概述概述Digital El

6、ectronics Technology6.1 概述概述),(*QZHQ ),(QXGZ ),(QXFY 4. 时序逻辑电路的方程描述时序逻辑电路的方程描述（1）状态方程：）状态方程：（2）驱动（激励）方程：）驱动（激励）方程：（3）输出方程：）输出方程：S-R锁存器锁存器D 触发器触发器 J-K 触发器触发器T 触发器触发器5. 触发器特性方程触发器特性方程)(*0SRQRSQQKQJQ*QTQTQ*DQ *Digital Electronics Technology6.2 时序逻辑电路的分析时序逻辑电路的分析1. 时序逻辑电路的分析方法时序逻辑电路的分析方法 同步时序逻辑电路的分析是已知同

7、步时序逻辑电路的同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑图，找出其逻辑功能。逻辑图，找出其逻辑功能。 分析步骤：分析步骤： 1. 写驱动方程；写驱动方程； 2. 写状态方程；写状态方程； 3. 写输出方程；写输出方程； 4. 建立状态建立状态/输出表；输出表； 5. 画状态图；画状态图； 6. 据状态表或状态图说明时序逻辑电路的功能。据状态表或状态图说明时序逻辑电路的功能。 Digital Electronics Technology例：例：2321331212132111QKQQJQQKQJKQQJ,)(, )(.写驱动方程：写驱动方程： 32321323121213212QQQQ

8、QQQQQQQQQQQQQKQJQJK*)(*.）得得状状态态方方程程：（触触发发器器的的特特性性方方程程代代入入323QQY 输出方程.TTL电路电路6.2 时序电路的分析方法时序电路的分析方法Digital Electronics Technology4、状态转换表、状态转换表10001111000011001110101010010001110011001000101000100000YQQQQQQ*12312311110000070000110116010150001401103001020100100000YQQQCLK123 3232132312121321QQQQQQQQQQQQ

9、QQQQ*)(*32QQY 6.2 时序电路的分析方法时序电路的分析方法Digital Electronics Technology二、状态转换图和时序图二、状态转换图和时序图6.2 时序电路的分析方法时序电路的分析方法10001111000011001110101010010001110011001000101000100000YQQQQQQ*123123 3232132312121321QQQQQQQQQQQQQQQQ*)(*Digital Electronics Technology6.2 时序电路的分析方法时序电路的分析方法 【例【例6 2 36 2 3】分析图示时序逻辑电路的逻辑功能

10、，写出电路】分析图示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。的驱动方程、状态方程和输出方程，画出电路的状态转换图。解解212111QQADQD驱驱动动方方程程：)(2121112QQAQQDQ*)(状状态态方方程程：212121213QQAQQAQQAQQAY )()()(输出方程：Digital Electronics Technology6.2 时序电路的分析方法时序电路的分析方法（2 2）状态方程）状态方程解解（3 3）输出方程）输出方程（4 4）根据输出方程和状态方程就可以写出状态转换表、画出）根据输出方程和状态方程就可以写出状态转换表、画

11、出 状态转换图状态转换图21211QQAQQQ*21212121QQAQQAQQAQQAY )()(00010101001100111111100110011001010001100010000YQQQQA*12121Digital Electronics Technology6.2 时序电路的分析方法时序电路的分析方法（2 2）状态方程）状态方程解解（3 3）输出方程）输出方程（4 4）根据输出方程和状态方程就可以写出状态转换表、画出）根据输出方程和状态方程就可以写出状态转换表、画出 状态转换图状态转换图21211QQAQQQ*21212121QQAQQAQQAQQAY )()(Digita

12、l Electronics Technology6.2 时序电路的分析方法时序电路的分析方法21212121QQAQQAQQAQQAY )()(Digital Electronics Technology6.2.3 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法6.2 时序电路的分析方法时序电路的分析方法 异步时序电路的分析方法和同步时序电路的分析方法不同。异步时序电路的分析方法和同步时序电路的分析方法不同。 在异步时序电路中，每次电路状态发生转换时并不是所在异步时序电路中，每次电路状态发生转换时并不是所 有触发器都有时钟信号。有触发器都有时钟信号。 只有那些有时钟信号的触发器才需要用特

13、性方程去计算只有那些有时钟信号的触发器才需要用特性方程去计算 次态，而没有时钟信号的触发器将保持原来的状态不变。次态，而没有时钟信号的触发器将保持原来的状态不变。 在分析异步时序电路时还需要找出每次电路状态转换时在分析异步时序电路时还需要找出每次电路状态转换时 哪些触发器有时钟信号，哪些触发器没有时钟信号。哪些触发器有时钟信号，哪些触发器没有时钟信号。可见分析异步时序电路要比分析同步时序电路复杂。可见分析异步时序电路要比分析同步时序电路复杂。 Digital Electronics Technology6.2.3 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法113KQQJKJKQJKJ

14、321322110011 332132221131000clkQQQQclkQQclkQQQclkQQ*TTL电路 例：已知异步时序电路的逻辑如图所示，试分析它的逻辑功例：已知异步时序电路的逻辑如图所示，试分析它的逻辑功能画出电路的状态转换图和时序图。触发器和门电路均为能画出电路的状态转换图和时序图。触发器和门电路均为TTLTTL电路。电路。30QQC Digital Electronics Technology6.2.3 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法113KQQJKJKQJKJ321322110011 03332131222201113100000*qclkclkQQ

15、QQqclkclkQQqclkclkQQQclkclkclkQQ30QQC Digital Electronics TechnologyDigital Electronics Technology6.2.3 异步时序逻辑电路的分析方法异步时序逻辑电路的分析方法113KQQJKJKQJKJ321322110011 132132221131000clkQQQQclkQQclkQQQclkQQ*30QQC clk0clk1Q012345678910111213141516Clk2Q1Q2Q3YDigital Electronics TechnologyDigital Electronics Tech

16、nologyDigital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路6.3.1寄存器和移位寄存器寄存器和移位寄存器双双2位寄存器位寄存器74LS75 定义：定义：在数字电路中，用来在数字电路中，用来存放二进制数据或代码的电路。存放二进制数据或代码的电路。 当当CP= 1时，送到数据输入时，送到数据输入端的数据被存入寄存器，当端的数据被存入寄存器，当 CP=0时，存入寄存器的数据将时，存入寄存器的数据将保持不变。保持不变。 普通寄存器普通寄存器74LS75并行输入、并行输出并行输入、并行输出改变改变随随高电平期间高电平期间DQclkDigital El

17、ectronics Technology6.3 常用常用时序逻辑电路时序逻辑电路 该寄存器具有异步清零功能，该寄存器具有异步清零功能，当当RD=0时，触发器全部清零；当时，触发器全部清零；当RD=1，CP仅在上升沿，送到数据仅在上升沿，送到数据输入端的数据被存入寄存器，实现输入端的数据被存入寄存器，实现送数功能。由于此寄存器是由边沿送数功能。由于此寄存器是由边沿触发器构成，所以其抗干扰能力很触发器构成，所以其抗干扰能力很强。强。4位寄存器位寄存器74LS175 普通寄存器普通寄存器74LS175功能。有异步置状态无关，与此前后的存入，时，将030DDDCLK Digital Electroni

18、cs Technology6.3 常用常用时序逻辑电路时序逻辑电路 移位寄存器不仅具有存储的功能，而且还有移位功移位寄存器不仅具有存储的功能，而且还有移位功能，可以用于实现串、并行数据转换。能，可以用于实现串、并行数据转换。 单向移位寄存器单向移位寄存器u 4位右移移位寄存器位右移移位寄存器Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路 假设串行信号输入端，依次输入假设串行信号输入端，依次输入1011，并设初态为，并设初态为0，画，画出电压波

19、形图：出电压波形图： Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路右右移移一一位位，除除二二。数数据据运运算算并并代代码码转转换换，串串应应用用：:Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在）

20、单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移脉冲操作下，可以依次右移或左移。或左移。 （2）n位单向移位寄存器可以寄存位单向移位寄存器可以寄存n位二进制代码。位二进制代码。n个个CP脉冲即脉冲即可完成串行输入工作，此后可从可完成串行输入工作，此后可从Q0Qn-1端获得并行的端获得并行的n位二进制数位二进制数码，再用码，再用n个个CP脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。 （3）若串行输入端状态为）若串行输入端状态为0，则，则n个个CP脉冲后，寄存器便被清零。脉冲后，寄存器便被清零。u 4位左移移位寄存器位左移移位寄存器Digital Electronics Techno

21、logy器件实例：器件实例：74LS 194A，左左/右移，并行输入，保持，异右移，并行输入，保持，异步置零等步置零等功能功能Digital Electronics Technology11111012010011011QQQQSQSRDSSQSSQSSQSSS *的工作状态就可以选择通过控制19401SSRDS1S0工作状态0XX置零100保持101右移110左移111并行输入1S0S1S0S1D Q1Q Q2 2Digital Electronics Technology扩展应用（扩展应用（4位位 8位）位）6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics T

22、echnology6.3 常用常用时序逻辑电路时序逻辑电路6.3.2 计数器计数器 计数器计数器是能够用来记录输入脉冲的个数的逻辑电路。是能够用来记录输入脉冲的个数的逻辑电路。按照计数器中的各个按照计数器中的各个触发器状态翻转先后触发器状态翻转先后，可分为同，可分为同步计数器和异步计数器；步计数器和异步计数器；按照计数过程中，按照计数过程中，数字的增减数字的增减可分为：加法计数器、可分为：加法计数器、减法计数器和可逆计数器；减法计数器和可逆计数器；按照计数过程中数字的按照计数过程中数字的编码方式编码方式可分为：二进制计数可分为：二进制计数器和二器和二-十进制计数器等。十进制计数器等。按照按照计

23、数容量计数容量可分为：十进制计数器、十六进制计数可分为：十进制计数器、十六进制计数器等。器等。Digital Electronics Technology同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。同步计数器的工作速度较快，工作频率也较高。 1 1同步二进制加法计数器同步二进制加法计数器（1 1）设计思想：）设计思想： 所有触发器的时钟控制端均由计数脉冲所有触发器的时钟控制端均由计数脉冲CPCP输入，输入，CPCP的每一个触发沿都会使所有的触发器状态更新。的每一个触发沿都会使所有的触发器状态更新。 应控制触发

24、器的输入端，可将触发器接成应控制触发器的输入端，可将触发器接成T T触发器。触发器。当低位不向高位进位时，令高位触发器的当低位不向高位进位时，令高位触发器的T T0 0，触发器，触发器状态保持不变；状态保持不变；当低位向高位进位时，令高位触发器的当低位向高位进位时，令高位触发器的T T=1=1，触发器翻，触发器翻转，计数加转，计数加1 1。 6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology（2 2）二进制末位加）二进制末位加1 1时，若第时，若第i i位以下均为位以下均为1 1，则第，则第i i位以下每位均应改变状态。位以下每位均应改变状态。

25、T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q06.3 常用时序逻辑电路常用时序逻辑电路 1011+ 1 1100Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路（1）同步计数器）同步计数器同步二进制加法计数器同步二进制加法计数器 QQQTQQTQTT01230120101 QQQQQQQQQQQQQQ30121n32011n2101n101n0)()(QQQQC0123 驱动方程：驱动方程：状态方程：状态方程：输出方程：输出方程：Digital Electronics Technol

26、ogy6.3 常用常用时序逻辑电路时序逻辑电路状态转换表状态转换表 QQQQQQQQQQQQQQ30121n32011n2101n101n0)()(Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路状态转换图状态转换图Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路时序图时序图Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路采用控制时钟信号的方式采用控制时钟信号的方式构成的构成的4位同步二进制计数器位同步二进制计数器Digital Elect

27、ronics Technology6.3 常用常用时序逻辑电路时序逻辑电路 同步同步4位二进制加法位二进制加法计数器计数器74LS161Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路 异步清零。异步清零。7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。01111RD清零清零0111LD预置预置 0 1 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0

28、保保 持持保持（保持（RCO=0）计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416174161的功能表的功能表41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCODigital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持Digital Electronics Technolog

29、y同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算规原理：根据二进制减法运算规则可知：在多位二进制数末则可知：在多位二进制数末位减位减1 1，若第，若第i i位以下皆为位以下皆为0 0时，则第时，则第i i位应翻转。位应翻转。10021TQQQTiii.6.3 常用时序逻辑电路常用时序逻辑电路由此得出规律，若用由此得出规律，若用T T触发器构成触发器构成计数器，则第计数器，则第i i位触发器输入端位触发器输入端TiTi的逻辑式应为：的逻辑式应为： 1100- 1 1011Digital Electronics Technology同步加减计数器同步加减计数器加/减计数器加/减计

30、数结果加/减计数器计数结果两种解决方案6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technologya.a.单时钟方式单时钟方式加加/ /减脉冲用同一输入端，减脉冲用同一输入端，由加由加/ /减控制线的高低电平决定加减控制线的高低电平决定加/ /减减器件实例：器件实例：74LS19174LS191（用（用T T触发器）触发器）工作状态工作状态X X1 11 1X X保持保持X XX X0 0X X预置数预置数( (异步异步) )0 01 10 0加计数加计数0 01 11 1减计数减计数DUDLSCLKI 101010TQDUQDUTijjijji)()(

31、Digital Electronics Technology6.3 常用常用时序逻辑电路时序逻辑电路4位二进制同步可逆计数器位二进制同步可逆计数器741910111LD预置预置100EN使能使能01D/ U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能表的功能表LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516V

32、cc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0DDigital Electronics Technologyb.b.双时钟方式双时钟方式器件实例：器件实例：74LS19374LS193（采用（采用TT触发器，即触发器，即T=1T=1）DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDUDigital Electronics Technology2. 2. 同步十进制计数器同步十进制计数器加法计数器加法计数器基本原理：在四位二进制计基本原理：在四位二进制计数器基础上修改

33、，当计到数器基础上修改，当计到10011001时，则下一个时，则下一个CLKCLK电路电路状态回到状态回到00000000。10T3001QQQT012QQT 030120123QQQQQQQQT6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology2. 2. 同步十进制计数器同步十进制计数器6.3 常用时序逻辑电路常用时序逻辑电路将驱动方程代入将驱动方程代入T T触发器特性方程即得到电路的状态方程触发器特性方程即得到电路的状态方程330210330210*3210210*2113130*10*0)()()()(QQQQQQQQQQQQQQQQQQ

34、QQQQQQQQQQQ根据电路的状态方程，可以列出电路状态转换表：根据电路的状态方程，可以列出电路状态转换表：Digital Electronics TechnologyCP顺序 Q3 Q2 Q1 Q0等效十进制数00 0 0 0010 0 0 1120 0 1 0230 0 1 1340 1 0 0450 1 0 1560 1 1 0670 1 1 1781 0 0 0891 0 0 19100 0 0 00Digital Electronics TechnologyCP 顺序Q3 Q2 Q1 Q0等效十进制数输出 C0123456789100 0 0 0 000 0 0 1100 0 1

35、0200 0 1 1300 1 0 0400 1 0 1500 1 1 0600 1 1 1701 0 0 0801 0 0 1910 0 0 0000121 0 1 01001 0 1 11110 1 1 0600121 1 0 01201 1 0 11310 1 0 0400121 1 1 01401 1 1 11510 0 1 020Digital Electronics Technology能自启动6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology同步十进制加法器同步十进制加法器 器件实例：器件实例：74LS16074LS160工作状态

36、X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKDDigital Electronics Technology二二. .异步计数器异步计数器1. 1. 二进制计数器二进制计数器异步二进制加法异步二进制加法计数器计数器在末位在末位+1+1时，从低时，从低位到高位逐位进位到高位逐位进位方式工作。位方式工作。原则：每原则：每1 1位从位从“1”1”变变“0”0”时，向高时，向高位发出进位，使位发出进位，使高位翻转高位翻转6.3 常用时序逻辑电路常用时序逻辑电路0 0 11 1 00 1 01 0 00 0 0Digital

37、 Electronics Technology异步二进制减异步二进制减法计数器法计数器原则：每原则：每1 1位从位从“0”0”变变“1”1”时，向高位发时，向高位发出进位，使高出进位，使高位翻转位翻转6.3 常用时序逻辑电路常用时序逻辑电路0 0 1 1 0 10 1 11 1 10 0 0Digital Electronics Technology原理：原理：在在4 4位二进制异步加法计位二进制异步加法计数器上修改而成，数器上修改而成，要跳过要跳过1010 - 11111010 - 1111这六个状态这六个状态2 2、异步十进制加法、异步十进制加法计数器计数器6.3 常用时序逻辑电路常用时序

38、逻辑电路Digital Electronics Technology初始状态： 0 0 0 0第八个脉冲到来前： 1 1 1 0第八个脉冲到来时： 0 0 0 1第九个脉冲到来时： 1 0 0 1第十个脉冲到来时： 0 0 0 0Digital Electronics Technology1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=1J=02 2、异步十进制加法计数器时序图、异步十进制加法计数器时序图根据时序图又可列出电路的状态转换表，画出状态转换图。通过这个例子可以看出在分析一些简单的时序电路时，可以采取从物理概念出发直接画出波形图，不必去写方程式。Digital Elec

39、tronics Technology器件实例：二五器件实例：二五十进制十进制异步计数器异步计数器74LS29074LS290Digital Electronics Technology 异步异步2510进制计数器进制计数器74LS290 1. 74LS290的外引脚图、逻辑符号及逻辑功能图5-31 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出CP输入异步置数Digital Electronics Technology表5-12 74LS290功能表 Digital Electronics Technology2基本工作方式 （1）二进制计数：将计数脉冲由CP0输

40、入，由Q0输出图5-32(a) 二进制计数器 计数顺序计数器状态CP0Q0001120Digital Electronics Technology2基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出图5-32(b) 五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 0Digital Electronics Technology2基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 图5-32(c) 8421BCD码十进制计数器 计数计 数 器

41、状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制Digital Electronics Technology6.3 常用时序逻辑电路常用时序逻辑电路异步计数器与同步计数器相比的优缺点异步计数器与同步计数器相比的优缺点异步计数器优点：异步计数器优点： 结构简单。结构简单。异步计数器缺点：异步计数器缺点： 工作频率较低工作频率较低 电路译码时存在竞争电路译码时存在竞争-冒险现象冒险现象本课程要求重点掌握同步计数器的设计及分析方

42、法本课程要求重点掌握同步计数器的设计及分析方法Digital Electronics Technology三、任意进制计数器的构成方法三、任意进制计数器的构成方法用已有的用已有的N N进制芯片，组成进制芯片，组成M M进制计数器，是常用的进制计数器，是常用的方法。方法。N进制M进制MNMN6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology1. N M1. N M原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过N NM M个状态。个状态。具体方法：置零法具体方法：置零法 置数法置数法同步置零法异步置零法同步预置数法异步预置数法6.3 常用

43、时序逻辑电路常用时序逻辑电路Digital Electronics Technology例：将十进制的例：将十进制的7416074160接成六进制计数器接成六进制计数器工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD 6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology例：将十进制的例：将十进制的74160接成六进制计数器接成六进制计数器Digital Electronics Technology信信号号作作用用时时间间短短缺缺点点：置置 0Digital E

44、lectronics Technology同步置数法同步置数法 (a)置入置入0000 (b)置入置入1001Digital Electronics Technology2. N M2. N M M M 的计数器的计数器然后再采用置零或置数的方法然后再采用置零或置数的方法6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology例：用例：用74160接成二十九进制接成二十九进制工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD 6.3 常用时序逻辑电路常用时序逻辑电路

45、Digital Electronics Technology例：用74160接成二十九进制整体置零（异步）整体置数（同步）6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology四、移位寄存器型计数器四、移位寄存器型计数器1. 1. 环形计数器环形计数器6.3 常用时序逻辑电路常用时序逻辑电路Digital Electronics Technology2. 扭环形计数器扭环形计数器Digital Electronics Technology6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法6.4.1 6.4.1 同步时序逻辑电路的设计方法同步时序逻

46、辑电路的设计方法设计的一般步骤设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表一、逻辑抽象，求出状态转换图或状态转换表 1. 1. 确定输入确定输入/ /输出变量、电路状态数。输出变量、电路状态数。 2. 2. 定义输入定义输入/ /输出逻辑状态以及每个电路状态的含输出逻辑状态以及每个电路状态的含 意，并对电路状态进行编号。意，并对电路状态进行编号。 3. 3. 按设计要求列出状态转换表，或画出状态转换图。按设计要求列出状态转换表，或画出状态转换图。二、状态化简二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同若两个状态在相同的输入下有相同的输出，并转换到同 一个次态，则称为

47、等价状态；等价状态可以合并。一个次态，则称为等价状态；等价状态可以合并。Digital Electronics Technology6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法三、状态分配（编码）三、状态分配（编码） 1. 1. 确定触发器数目。确定触发器数目。 2. 2. 给每个状态规定一个代码。给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、选定触发器类型四、选定触发器类型 求出状态方程，驱动方程，输出方程。求出状态方程，驱动方程，输出方程。五、画出逻辑图五、画出逻辑图六、检查自启动六、检查自启动22n1 -n

48、MDigital Electronics Technology6.4 时序逻辑电路的设计时序逻辑电路的设计（2）状态分配，列状态转换编码表。）状态分配，列状态转换编码表。（1）根据设计要求，设定状态，画）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。出状态转换图。该状态图不须化简。S0S1S2S3S4S0S1S2S3S4状态转换顺序状态转换顺序00001Y输输 出出0 0 1 0 1 00 1 11 0 00 0 0 Q2 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现现 态态状态转换编码表状态转

49、换编码表例：例：设计一个同步设计一个同步5进制加法计数器。进制加法计数器。Digital Electronics Technology6.4 时序逻辑电路的设计时序逻辑电路的设计nnnnnnnQQQQQQQ20120112nnnnnnnnnQQQQQQQQQ1010010111（3）选择触发器。选用）选择触发器。选用JK触发器。触发器。（4）求各触发器的状态方程和进）求各触发器的状态方程和进位输出方程。位输出方程。 画出电路的次态卡诺图。画出电路的次态卡诺图。n00n1Q10QQ101n11002Q2n+10 00 01 10 00 0 x xxxn00n1Q10QQ101n11002Q1n+

50、10 01 10 01 10 0 x xxxn00n1Q10QQ101n11002Q0n+11 10 00 01 10 0 x xxxnnnQQQ0210Q Q10nn2Qn1000011110001010100011000Q Q* *2 2Q Q* *1 1Q Q* *0 0Digital Electronics Technology6.4 时序逻辑电路的设计时序逻辑电路的设计根据状态方程可得各触发器的驱动方程根据状态方程可得各触发器的驱动方程nnnnnnnnnnnQQKQQJQQQQQQQ01201220120112nnnnnnnnnnnQKQJQQQQQQQQQ0101101001011