100进制计数器.docx

1、四川工商学院电子信息工程学院 电子电路课程设计 100 进制计数器设计 学生姓名_ 杨露_ 学 号 _2015101027_ 所在学院电子信息工程学院 专业名称_ 通信工程_ 班 级15 通信（移动）（1）班 指导教师_ 周春梅_ 成 绩XXX 四川工商学院 二O一-年十二月 1 电子电路课程设计任务书 学生姓名杨露学生学号2015101027 学生专业通信工程学生班级15 通信（移动）（1）班 指导教师周春梅职称 发题日期2017 年 12 月 25 日完成日期2018 年 1 月 8 日 设计题目100 进制计数器的设计 设计目的： 实现计数的功能，方便一些生活基本需要。 具体任务及要求：

2、 1.设计要求（前言，设计背景，发张前景） 2. 题目分析 3. 总体方案 4. 原理图设计 5. 各部分定性说明及定量计算 6. 在设计过程终于到的问题及排除措施 7. 设计心得体会 课程设计进度安排： 序号内容安排时间 1 选择报告题目，明确任务书内容2017.12.27 2 查阅相关资料及基础知识2017.12.28 3完成要求的设计任务，实现相关功能 2018.1.2 4完成设计报告及提交2018.1.3 课程设计参考文献： 1 2 3 4 51 指导教 师 签字 院长审核 签 字 2 the order of the n extin structio n,in the arithme

3、tic unit for multiplicati onand divisi onoperations to write downthe number of addition and subtracti on,and as in the digitalinstrument of pulse counting etc. The coun ter can be used to display thework ing status of the product,are 计数器 内容摘要：计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电 路， 计数器在数字系统中主要是对脉冲的个数进行计数，以

4、实现测量、计数和控 制的功能， 同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组 成，计数单元则由 一系列具有存储信息功能的各类触发器构成，这些触发器有 RS 触发器、T 触发器、D 触发器及 JK 触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对 指令地址进行计数，以便顺序取出下一条指令，在 运算器中作乘法、除法运算时记下 加法、减法次数，又如在数字仪器中对脉冲的 计数等等。计数器可以用来显示产品的 工作状态，一般来说主要是用来表示产品 已经完成了多少份的折页配页工作。它主要 的指标在于计数器的位数，常见的有 3 位和 4 位的。很显然，3 位数的计数器最大可以 显

5、示到 999, 4 位数的最大可以 显示到 9999。 关键词:计数器 指令触发器 Counter Abstract:The count is one of the most simple basic computing counter logic circuit is to realize this operation, the counter in digital systems is to count the nu mber of pulses to achieve the measureme nt and counting and con trol functions, also ha

6、s the fun ctio n of freque ncy divisio n, the counter is composedof basic counting unit and a control gate, a all kinds of trigger counting unit is composed of a series of in formati on storage fun ctio n, the trigger RSflip-flop, T flip-flop, D flip-flop, JK flip-flop etc. The coun ter is widely us

7、ed in digital systems, such as the address of the in structio n count in the computer con troller, i n order to remove commonly used to indicate the product has completed a number of copies of the foldi ng with page. Its main in dicator is the nu mber of bits of the coun ter, 3 - bit and 4 - bit com

8、 mon. It is clear that the maximum of the 3 digit coun ter can be displayed to 999, the maximum of the 4 digits can 3 be displayed to 9999. Keywords：Coun ter In struct ions Trigger 4 、八、- 刖言.5 1 设计内容. 5 1.1 设计要求.5 2 涉及工具. 6 2.1 计数器.6 2.1.1计数器的应用.6 2.1.2 计数器的种类.6 2.2 触发器.6 2.2.1触发器的作用.7 2.2.2 触发器的种类.

9、7 2.3 数码管.8 2.3.1数码管的结构.8 2.3.1数码管的应用范围.8 3 实验流程.8 3.1 新建工程.8 3.2 书写程序.10 3.3 程序仿真.11 4 结束语.15 附录.16 附录 1 :程序.16 参考文献.17 5 100进制计数器 计数器电路是一种随时钟输入 CP 的变化，其输出按一定的顺序变化的时序电 路， 其变化的特点不同可将计数器电路按以下几种进行分类： 按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计 数中 构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全 连在一起； 异步计数器即构成计数器的触发器的时钟输入 CP 没

10、有连在一起，其各 触发器不在同 一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。 按照计数的数码变化升降分为加法计数器和减法计数器，也有一些计数器既 可实 现加计数又可实现减计数器，这类计数器为可逆计数器。按照输出的编码形 式可分为： 二进制计数器、二一十进制计数器、循环码计数器等。 按计数的模数（或容量）分：十进制计数器、十六进制计数、六十进制计数 1 设计内容 设计出带有异步清零、同步使能、可预置初值和进位功能的8 位 100 进制计数 器设计。 1.1 设计要求 在数字系统中，计数器不仅能记录输入时钟脉冲的个数，还可以实现分频、 定时、 产生节拍脉冲和脉冲序列等。常用的计数器

11、包括加法计数器、减法计数器 和加减可逆计 数器。 用层次化设计方法设计一个可控的 100 进制计数器的计数、译码电路： 计数器的时钟输入信号为 1s 计数器的功能是从 0 到 99 计数 2 涉及工具 计数器，触发器，数码管。 2.1 计数器 狭义的计数器是指一些常用计时器，例如体育比赛中测试时间的计时器等， 但本 6 词条所要介绍的并不是这种计时器，要介绍的是应用更为广泛的时序逻辑电 路中的计数 器。 2.1.1 计数器的应用 计数器应用包括通话、短信、数据等类别的记录，并支持用户自主选择清零 日期， 以及按照类别添加提醒数值，如用户可以选择每月任一一天，或者第一天、最后一天作 为记录循环清

12、零日，同时添加通话时长、短信条数、数据流量数量的 提醒节点。 计数器的应用极为广泛，不仅能用于计数，还可用于分频、定时，以及组成 各种 检测电路和控制电路。 为了使用方便，在有些单片集成计数器上还附加了异步置零、预置数、保持 等功 能，并设置了相应的控制端。 2.1.2 计数器的种类 如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器 和异 步计数器两种。 如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计 数器 和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计 数器，可增 可减的叫做可逆计数器。 另外还有很多种分类不一一列举，但是最常用的是第

13、一种分类，因为这种分 类可 以使人一目了然， 知道这个计数器到底是什么触发方式， 以便于设计者进行 电路的设计。 此外，也经常按照计数器的计数进制把计数器分为二进制计数器、十进制计 数器 等等。 2.2 触发器 触发器（trigger ）是 SQLserver 提供给程序员和数据分析员来保证数据完 整性的 一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调 用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作(in sert , delete , update )时就会激活它执行。触发器经常用于加强数据的完整性约束和 业务规 则等。触发器可以从 DBA_TRIGGERS

14、USER_TRIGGER 数据字典中查到。 SQL3 的 触发器是一个能由系统自动执行对数据库修改的语句。 触发器可以查询其他表，而且可以包含复杂的SQL 语句。它们主要用于强制 服从复杂的业务规则或要求。例如：您可以根据客户当前的帐户状态，控制是否 允许插 入新订单。 7 触发器也可用于强制引用完整性，以便在多个表中添加、更新或删除行时， 保留 在这些表之间所定义的关系。然而，强制引用完整性的最好方法是在相关表 中定义主键 和外键约束。如果使用数据库关系图，则可以在表之间创建关系以自 动创建外键约束。 触发器与存储过程的唯一区别是触发器不能执行EXECUT 语句调用，而是在 用户执行 Tra

15、nsact-SQL 语句时自动触发执行 2.2.1 触发器的作用 可在写入数据表前，强制检验或转换数据；触发器发生错误时，异动的结果 会被 撤销；部分数据库管理系统可以针对数据定义语言(DDL 使用触发器，称为 DDL 触发器；可依照特定的情况，替换异动的指令(INSTEAD OF)。 2.2.2 触发器的种类 DML 触发器： 当数据库中表中的数据发生变化时， 包括 insert,update,delete 任意操作， 如果我 们对该表写了对应的 DML 触发器，那么该触发器自动执行。DML 触发器的 主要作用 在于强制执行业 务规则，以及扩展 Sql Server 约束，默认值等。因为 我

16、们知道约束只 能约束同一个表中的数据，而触发器中则可以执行任意 Sql 命令。 DDL 触发器： 它是 Sql Server2005 新增的触发器，主要用于审核与规范对数据库中表，触发器， 视图等结构上的操作。比如在修改表，修改列，新增表，新增列等。它 在数据库结构发 生变化时执行，我们主要用它来记录数据库的修改过程，以及限 制程序员对数据库的修 改，比如不允许删除某些指定表等。 登录触发器： 登录触发器将为响应 LOGIN 事件而激发存储过程。与 SQL Server 实例建 立用户 会话时将引发此事件。登录触发器将在登录的身份验证阶段完成之后且用 户会话实际建 立之前激发。因此，来自触发器

17、内部且通常将到达用户的所有消息 （例如错误消息和来自 PRINT 语句的消息）会传送到 SQL Server 错误日志。如 果身 份验证失败，将不激发登录触发器。 2.3 数码管 8 数码管是一种半导体发光器件，其基本单元是发光二极管。数码管按段数可 分为 七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元，也就是多 一个小数点（DP 这个小数点可以更精确的表示数码管想要显示的内容； 按能显示多少 个（8）可分为 1 位、2 位、3 位、4 位、5 位、6 位、7 位等数码管。 2.3.1 数码管的结构 led 数码管（LED Segment Displays ）是由多个发光二

18、极管圭寸装在一起组成 “8”字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。 led 数码管常用段数一般为 7 段有的另加一个小数点，还有一种是类似于3 位 “+T 型。位数有半位，1, 2, 3, 4, 5, 6，8，10 位等等，led 数码管根据 LED 的接 法不同分为共阴和共阳两类，了解 LED 的这些特性，对编程是很重要的，因 为不同类 型的数码管，除了它们的硬件电路有差异外，编程方法也是不同的。图 2 是共阴和共阳 极数码管的内部电路，它们的发光原理是一样的，只是它们的电 源极性不同而已。颜色 有红，绿，蓝，黄等几种。led 数码管广泛用于仪表，时 钟，车站，

19、家电等场合。选用 时要注意产品尺寸颜色，功耗，亮度，波长等。 2.3.1 数码管的应用范围 数码管是显示屏其中一类，通过对其不同的管脚输入相对的电流，会使其 发亮，从而显示出数字能够显示 时间、日期、温度等所有可用数字表示的参数。 由于它的价格便宜 使用简单 在电器特别是家电领域应用极为广泛，空调、 热水 器、冰箱等等。绝大多数热水器用的都是数码管，其他家电也用液晶屏与荧 光屏。 3 实验流程 3.1 新建工程 启动工程向导 工程设置向导 添加设计文件 选择目标芯片 选择其他 EDAX具 完成工程项目建立 Quartus n 64-Blt File | Edit View Project As

20、signment Pr New,.Ctrl+N 9 图 3-1-1 执行 New Project Wizard 命令 * *Pc cct W z-jrd Directory, Name, Top-Level Entity page 1 of 5 What is the marking directory for this project? C: /Usersenova/Desktop/jishijqi What is the name of this project? jishuqi What is the name of the to 口1 亡已 1 design entity for th

21、is project? This name is case jshuqi Use Existing Project Settings. 图 3-1-2 工程设置向导 Close Ctrl4F4 New Project Wizard. K Opeilvroject. Save Project Close Project Ctrl+J Save Save As. Ctrl 45 Ctrl+OOpen 10 New Quartus 口 Project J Design Fil AHDL Hie Block Diagram/Schematjc File EDIF File Qsys SystEm Fi

22、le State Machine File Sy eterr Verilog HDL File TdSalptFile Verilog HDL 住 VHDL F=ic 用 J Memory Files Hexadecimal (Intel-Format) File Memory Initialization File Venficaton/Debugging Files In -SvtErn Sources and Probes File Logic Analyzer Interface File Signariap II Logic Analyzer File 图 3-1-3 选择 EDA

23、其他工具 lodule j ishuqi(CLKfRSTfEN,LOADfDATA,COUT,Q)； .np-Jt CLK RST, ENtLOAD; inp ：0 DATA; output : C Q; Qurpu匸 COUT; reg 7:01 QI； reg COUT; assign Q=Q1; always (posedge CLK or negedge R.ST) begin if (!RST) QK-.； else if(EN begin if J LOAD QKDATA; else if Q1=Q1+L; else Ql=0; end end always (QI begin i

24、f) COUT=L; elseCOUT=0; end endn.odule 图 3-2-1 程序图 3.2 书写程序 Flow Summary 11 Successful - Thu Dec 28 16:16:22 2017 13,0.1 Build 232 Q6/L2/2013 SP 1. SJ Full Version jishutj Cydons 11 EP2C2OQM0C9 Final 21/ lfir752( 1 %) il/ cl%) 8 ilBr752( DATAB00000000 BlB0 LOADB0 4 QBXKXXXXXX infRSTB0 =J. lii!l!lipi|

25、!iil!a!l!k!ii| X i 1X i 1. 1 i i i hy iii ii ii iiii ii i i i i iJ 1 1 1 1 i| 1 a 1 1 11111111 H 1 F 11!111 I 111 i j i 1111 F 1111111 R 1111111111 P 11 1 1 1 1 111111111II1191111111 1：l 11111V1I) )11V111V1P1 Illi! 111 P 14 址Edit ViewSinnulabn | Help pjIrLriinjnjnJLrLrLjrL JniLruniirijWtJniirunur L

26、图 3-3-8 建完的波形仿真文件 : DfiTAB0OT000M inENBO ift 4 - nnnnnnnnnnnnnnnnnnnnnnnnnr DATAB00000000 ENBQ inLOADBO QBXKXJOOXX 2 BO LTrnLanPLarLanTL iQuartws H 15 4 结束语 本设计原理简单， 结构清晰， 较为容易仿真成功。 从本次课程设计中使我获益 匪浅， 首先使我对数电这门课程有了更深的体会，通过对100 进制计数器的设计 使我将以前所学的理论知识运用到实际中去，使用软件进行仿真，使我找到了很 多以 前没有完全理解的知识，通过再次查找资料，我又学会了很多

27、。本次课程设 计也反映 出很多问题，比如竞争一冒险现象是很常见的，并且消除此现象并不是 很容易，尤其 是对结构复杂的电路而言，往往消除了一处竞争一冒险现象，又产 生了另一处，此问 题需要我以后多加注意。 通过该课程的学习，我体会到理论要与实践结合才能发挥作用，只学习理论并 不一 定能完成一些实际的设计。看似很简单的题目到真正来做的时候就会出现各 种错误， 这也提醒我在以后的学习中要多多实践，将学到的理论知识灵活地运用 到实践中去， 不断提高自己的动手能力。另外在实践中不能想当然的去猜想，一 定要通过实践来检 测设计的电路是否正确。对于本课程，我希望能在多增加一点 课时，熟能生巧，多思 考，多动

28、手，才会有真正的收获。 16 附录 附录 1:程序 module jishuqi(CLK,RST,E N,L OAD,DATA,COUT,Q); in put CLK,RST,EN,LOAD; in put 7:0 DATA; output 7:0Q; output COUT; reg 7:0Q1; reg COUT; assig n Q=Q1; always (posedge CLK or n egedge RST) begi n if(!RST) Q1=0; else if(EN) beg in if(!LOAD) Q1=DATA; else if(Q199) Q1=Q1+1; else

29、Q1=8b00000000; end end always (Q1) begi n if(Q1=99) COUT=1; elseCOUT=0; end en dmodule 参考文献 1 彭介华电子技术课程设计指导M.北京：高等教育出版社，2002.6 : 23 42 17 2 王传新.电子技术基础一一分析、调试、综合设计M.北京：高等教育出版 社，2006.1 : 270 275 3 阎石.数字电子技术基础M.第 5 版.北京：清华大学出版社，2006.5 : 278 311 4 康华光.电子技术基础：数字部分M.第 4 版.北京：高等教育出版社，2000 1 成绩评定表 学生姓名学生学号 学生专业学生班级 指导教师职称 设计题目 评 语 评定成绩 等级 分数 指导教师签字： 年 月曰 说明：分数采用百分制，相应的等级为: 优：90100:良：8089;中：7079;及格：6069;不及格：60 分以下。