1、第第5 5章章 并行接口并行接口 第第5章章 并行接口并行接口 5.1 并行接口概述并行接口概述 5.2 可编程并行接口芯片可编程并行接口芯片Intel 8255A 5.3 8255A的编程与应用的编程与应用 5.4 实验实验 习题习题5 第第5 5章章 并行接口并行接口 5.1 并行接口概述并行接口概述 5.1.1 概述 并行接口广泛应用于计算机内部各部件之间以及计算机与外部设备(外设)之间实现短距离、大批量、快速率的信息传送。在并行数据传送中，数据信息同时在多条数据线上传送，通常是以计算机的字长8位、16位或32位作为传输单位，一次传送一个字长的数据。并行接口常作为CPU与外部设备之间的输
2、入/输出接口，比如打印机接口，A/D、D/A转换器接口等。第第5 5章章 并行接口并行接口 并行接口可以是输入接口或输出接口。输入接口是把外部设备送来的数据输入计算机；输出接口是把计算机中的数据送往外部设备。1.并行接口的内部结构 并行接口电路中应该具有数据锁存器/缓冲器，作为数据输入/输出的中转站，避免计算机与外设之间因为速度或电平等差异可能引起的冲突。第第5 5章章 并行接口并行接口 并行接口电路中要有状态寄存器，用于CPU与接口电路之间采用应答方式来交换信息，协调接口电路与外设之间的工作。并行接口电路中的控制命令寄存器用于接收CPU的命令，控制或设定接口电路或外设的工作方式。接口电路中还
3、可有译码电路、控制电路、驱动电路、中断请求触发器、中断屏蔽触发器等，用于解决CPU的驱动能力、时序配合，实现各种必要的控制，保证CPU与外设之间的正常通信。第第5 5章章 并行接口并行接口 接口电路按功能划分，可由四部分组成：(1)数据寄存器；(2)控制寄存器；(3)状态寄存器；(4)其它控制电路。第第5 5章章 并行接口并行接口 2.并行接口的连接 并行接口电路与计算机系统相连的接口信号线一般包括：(1)数据线，连接系统的数据总线，用于实现接口电路与CPU的数据交换。(2)地址线及地址译码信号线，地址线用于选择接口电路内部不同的寄存器，地址译码信号线用于选中接口电路芯片。(3)读/写控制信号
4、，用于CPU控制接口电路进行读操作或写操作。CPU执行输入指令或输出指令时会自动发出相应的读/写控制信号。第第5 5章章 并行接口并行接口 (4)中断请求线，用于中断工作方式中接口电路向CPU提出中断申请。并行接口电路与I/O设备相连的接口信号线一般包括：(1)数据线，用于接口电路与I/O设备之间进行数据传送。(2)控制信号线，用于接口电路向I/O设备提供控制信号。(3)状态线，用于接口电路接收来自I/O设备的状态信息。控制信号线和状态线组成一对所谓的握手(联络)信号线。第第5 5章章 并行接口并行接口 图5-1是一个并行输入接口的示意图。图中的“输入选通”信号的作用是把外设输入的数据写入接口
5、电路的输入缓冲寄存器，供CPU在I/O读总线周期中读取。接口电路收到数据后用“输入应答”信号通知外设，表示接口电路已经收到了外设输入的数据。第第5 5章章 并行接口并行接口 输入缓冲寄存器控制寄存器状态寄存器数据总线地址译码输入应答输入选通输入数据INTRRDWR图5-1 并行输入接口第第5 5章章 并行接口并行接口 图5-2是一个并行输出接口的示意图。当外设可以接收输出数据时，CPU通过接口电路把输出数据送往外设，同时接口电路向外设发出“输出选通”信号，通知外设已向它发送了数据。当外设收到数据后，向接口电路发回“输出应答”信号，表示它已收到了接口输出的数据。第第5 5章章 并行接口并行接口
6、输出缓冲寄存器控制寄存器状态寄存器CPU数据总线地址译码输出选通输出应答输出数据INTRRDWR图5-2 并行输出接口 第第5 5章章 并行接口并行接口 根据并行接口的电路结构，并行接口可以分为硬件简单接口和可编程接口。硬件简单接口通过硬件线路的连接来设定接口的工作方式和工作状态，不能通过程序设计的方法加以改变。硬件简单接口一般使用小规模集成电路来实现(比如，8位三态缓冲器/驱动器74LS244或74LS245，8D锁存器74LS373等)。第第5 5章章 并行接口并行接口 5.1.2 简单并行接口 1.简单并行输入接口 最简单的并行输入接口可以用一个三态门构成，图5-3是一个用三态门74LS
7、244构成的简单输入接口。74LS244用于隔离或沟通外设与系统数据总线的联系。它的输入端(1A12A4)与输入设备相连，输出端(1Y12Y4)与系统的数据总线D7D0相连。第第5 5章章 并行接口并行接口 译码74LS2441Y11A11Y21A21Y31A31Y41A42Y12A12Y22A22Y32A32Y42A4G1G2输入设备D0D1D2D3D4D5D6D7IORAENA15A0D7D0数据总线图5-3 用74LS244构成的简单输入接口 第第5 5章章 并行接口并行接口 74LS244的内部结构如图5-4所示，它是由8个单向三态门加上控制门组成的三态缓冲和总线驱动器，当 和 端为低
8、电平时，74LS244处于接通状态，数据流向是从A端流向Y端。图5-3的简单输入接口只适用于无条件传送方式，假设该接口译码后端口地址为220H，可用如下的指令实现输入操作：MOV DX，220H IN AL，DX1G2G第第5 5章章 并行接口并行接口 G1120VCC19181Y1172A4161Y2152A3141Y3132A2121Y4112A121A132Y441A2561A3781A4910GND2Y32Y22Y12G图5-4 74LS244的内部结构 第第5 5章章 并行接口并行接口 2.简单并行输出接口 简单并行输出接口可以用8位三态缓冲器/驱动器74LS244、74LS245或
9、8D锁存器74LS373等实现。74LS373是由8个D锁存器和8个三态门组成的，其内部结构如图5-5所示。第第5 5章章 并行接口并行接口 DGQ(3)1D(1)(2)1QOE输出允许DGQ(4)2D(5)2QDGQ(7)3D(6)3QDGQ(8)4D(9)4QDGQ(13)5D(12)5QDGQ(14)6D6QDGQ(17)7D7QDGQ(18)8D8Q(11)使能G(15)(16)(19)图5-5 74LS2373的内部结构 第第5 5章章 并行接口并行接口 图5-6 是用74LS373构成的简单并行输出接口，74LS373输入端的1D8D与数据总线相连，输出端的1Q8Q经过驱动器连往输
10、出设备。同样，简单输出接口，也只适用于无条件传送方式，假设图5-6中的接口经译码后的端口地址为221H，可用如下的指令实现输出操作：MOV DX，221H OUT AL，DX第第5 5章章 并行接口并行接口 译码74LS3731DOE 输 出 设 备D0D1D2D3D4D5D6D7IOWAENA15A0D7D0数据总线2D3D4D5D6D7D8D1Q2Q3Q4Q5Q6Q7Q8QG 驱 动 器D0D1D2D3D4D5D6D7图5-6 用74LS373构成的简单并行输出接口 第第5 5章章 并行接口并行接口 3.简单并行输入/输出接口 可以使用74LS245构成简单并行输入/输出接口，74LS24
11、5是双向三态缓冲和总线驱动器。图5-7 是74LS245的内部结构图，它是由两组三态门和控制门(其中每组有8个单向三态门和控制门)组成的双向三态缓冲和总线驱动器。74LS245的功能如表5-1所示。第第5 5章章 并行接口并行接口 2119203DIRA1A24A35A46A57A68A79A810GNDVCC1817161514131211B1B2B3GB4B5B6B7B8图5-7 74LS245的内部结构第第5 5章章 并行接口并行接口 表5-1 74LS245的功能表第第5 5章章 并行接口并行接口 5.2 可编程并行接口芯片可编程并行接口芯片Intel 8255A Intel 8255
12、A是一种功能很强的可编程并行接口芯片，采用NMOS工艺制造，它有三个8位并行输入/输出端口；可工作于三种工作方式，分别为方式0、方式1、方式2；能按无条件传送、查询传送和中断传送方式进行数据传送。第第5 5章章 并行接口并行接口 5.2.1 Intel 8255A的结构与功能 Intel 8255A是一个40引脚双列直插的芯片，其引脚如图5-8所示。18255A的引脚 1)8255A与CPU接口的引脚 第第5 5章章 并行接口并行接口 8255A1PA340PA42PA239PA53PA14PA0567GND8910111213141516171819203837363534333231302
13、92827262524232221PA6PA7RESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3PB2PB1PB0PC3PC0PC2PC1PC4PC5PC6PC7A0A1RDCSWR图5-8 8255A的引脚第第5 5章章 并行接口并行接口 表5-2 8255A的端口寻址和操作功能表第第5 5章章 并行接口并行接口 2)8255A与I/O设备接口的引脚PA7PA0：端口A数据信号线。PB7PB0：端口B数据信号线。PC7PC0：端口C数据信号线。第第5 5章章 并行接口并行接口 2.8255A的内部结构与功能 8255A的内部结构如图5-9所示。其中各部分的组成和功
14、能如下：第第5 5章章 并行接口并行接口 控制字寄存器A组端口A(8)A组控制部件PA7PA0A组端口C(高4位)PC7PC4B组端口C(低4位)PC3PC0B组控制部件B组端口B(8)PB7PB0内部DB(8)数据总线缓 冲 器数据总线D7D0读/写控制逻辑RESETA0A1RDWRCS图5-9 8255A的内部结构第第5 5章章 并行接口并行接口 1)数据总线缓冲器 与CPU接口的数据总线缓冲器是一个双向、三态、8位的数据缓冲器，8255A通过数据缓冲器与系统的数据总线相连，输入数据、输出数据、CPU发送的控制命令字都是通过数据总线缓冲器来传送的。第第5 5章章 并行接口并行接口 2)读/
15、写控制逻辑 与CPU接口的读/写控制逻辑接收来自CPU地址总线的地址信号和控制总线的控制信号，实现对8255A的复位、片选、端口寻址，并发出命令到A组控制部件或B组控制部件。3)数据端口A、端口B和端口C 8255A有三个8位的数据端口：端口A、端口B和端口C。可以通过程序设定，使它们作为输入端口或输出端口与CPU或外部设备进行数据、控制和状态信息的交换。第第5 5章章 并行接口并行接口 4)A组控制部件和B组控制部件 A组控制部件控制由端口A和端口C的高4位(PC7PC4)组成的A组；B组控制部件控制由端口B和端口C的低4位(PC3PC0)组成的B组。这两个组控制部件接收8255A内部数据总
16、线送来的控制字，以及读/写控制逻辑送来的读/写命令，确定对这两个组的具体操作。第第5 5章章 并行接口并行接口 5.2.2 Intel 8255A的控制字 8255A是可编程接口芯片，要使8255A工作，必须把工作命令控制字写入8255A的控制字寄存器。控制字可以规定各端口是进行输入操作还是输出操作，各端口的工作方式以及端口C与端口A、端口B的工作配合关系。8255A共有两种控制字，即工作方式选择控制字和对端口C置位/复位控制字。第第5 5章章 并行接口并行接口 1.方式选择控制字 8255A的选择工作方式的控制字格式和各位的含义如图5-10所示。通过对方式选择控制字的分析可以知道：(1)端口
17、A可以工作于方式0、方式1、方式2共三种工作方式，可以作为输入端口或输出端口；(2)端口B可以工作于方式0、方式1两种工作方式，可以作为输入端口或输出端口；第第5 5章章 并行接口并行接口 (3)端口C分成高4位(PC7PC4)和低4位(PC3PC0)，可分别设置成输入端口或输出端口；端口C的高4位与端口A配合组成A组，端口C的低4位与端口B配合组成B组。(4)D71表明是设定方式选择控制字。第第5 5章章 并行接口并行接口 设8255A的控制字寄存器端口地址为63H，使端口A、端口B都工作于方式0，端口A、端口B、端口C都作为输入端口，则控制字为10011011B，设置8255A控制字的程序
18、段如下：MOV AL，9BH OUT 63H，AL第第5 5章章 并行接口并行接口 D7D6D5D4D3D2D1D0端口C(PC3PC0)1输入0输出B组端口B1输入0输出方式选择0方式01方式1端口C(PC7PC4)1输入0输出A组端口A1输入0输出方式选择00方式001方式11X方式2置方式标志1有效图5-10 8255A的方式选择控制字 第第5 5章章 并行接口并行接口 2.端口C按位置位/复位控制字 端口C可以按位进行置位/复位操作，也就是使端口C的各位分别设置为1或0。控制字的格式如图5-11所示。第第5 5章章 并行接口并行接口 D7D6D5D4D3D2D1D01置位，0复位按位置
19、位/复位标志0为有效位选择0 1 2 3 4 5 6 7000100010110001 1 1 11 111 00无关图5-11 端口C按位置位/复位控制字第第5 5章章 并行接口并行接口 控制字中，D70，表示是端口C按位置位/复位控制字。D3、D2、D1选择端口C要进行置位/复位操作的位。设8255A的控制字寄存器的端口地址为63H，要设置PC31，则按位置位/复位控制字为00000111B，设置8255A置位/复位控制字的程序段如下：MOV AL，07H OUT 63H，AL第第5 5章章 并行接口并行接口 5.2.3 Intel 8255A的工作方式 1.方式0 方式0也被称为基本输入
20、/输出工作方式，任何一个端口都可用简单的输入或输出指令进行读写，不需要应答联络信号。端口A、端口B和端口C的高4位及低4位都可以作为输入或输出端口，端口C也可以作为一个8位的输入或输出端口进行数据传送。各端口不同的输入或输出方式的组合共有16种。第第5 5章章 并行接口并行接口 8255A工作于方式0输入时各信号之间的时序关系如图5-12所示，工作于方式0输出时各信号之间的时序关系如图5-13所示。第第5 5章章 并行接口并行接口 tTRtRRtHRtRAtARtRDtDF数据有效输入D7D0,A1,A0CSRD数据有效图5-12 8255A工作于方式0输入时的时序关系第第5 5章章 并行接口
21、并行接口 tWWtWDtWAtAW输入D7D0,A1,A0CSWRtDWtWB数据有效数据有效图5-13 8255A工作于方式0输出时的时序关系 第第5 5章章 并行接口并行接口 图5-12和图5-13中的“tRR”、“tTR”、“tHR”、“tWW”、“tWA”等信号表示一个信号有效时应保持的最短时间，或者表示两个相关信号在先后发生变化时，应具有的最短时间间隔。第第5 5章章 并行接口并行接口 下文将要讨论的8255A工作于方式1、方式2的时序图中类似信号的含义也相同。8255A的方式0适合工作于无条件传送方式，这时端口A、端口B和端口C都可作为数据口。假设8255A的端口A的地址为80H，
22、端口B的地址为81H，端口C的地址为82H，控制字寄存器的端口地址为83H，使端口A、端口B都工作于方式0，端口A、端口B和端口C都作为输出端口，要求从端口A输出数据0AH，从端口B输出数据0BH，从端口C输出数据0CH，程序段如下：第第5 5章章 并行接口并行接口 MOV AL,80H ；控制字，方式0，端口A、端口B和端口C都作为输出端口 OUT 83H,AL；写入控制字寄存器 MOV AL,0AH OUT 80H,AL；端口A输出0AH MOV AL,0BH OUT 81H,AL；端口B输出0BH MOV AL,0CH OUT 82H,AL；端口C输出0CH第第5 5章章 并行接口并行接
23、口 2.方式1 方式1是一种选通输入/输出方式，也称为应答方式。在这种工作方式下，端口A和端口B作为输入或输出数据的数据端口。端口C的某些位作为控制端口，配合端口A和端口B工作。用控制字规定端口A和端口B工作于方式1，端口C相应位的作用也就确定了。方式1常用于在查询传送方式或中断传送方式中传送数据。第第5 5章章 并行接口并行接口 1)方式1输入 端口A和端口B可分别作为独立的输入端口，必须有端口C配合端口A和端口B工作。端口C各位作用规定如下：PC3、PC4、PC5分别作为端口A的INTRA、IBFA信号。PC0、PC2、PC1分别作为端口B的INTRB、IBFB信号。ASTBBSTB第第5
24、 5章章 并行接口并行接口 PC6和PC7不受A组和B组约束，可以独立使用，可以对它们进行置位/复位操作；也可以用它们作为数据输入或输出的引线，这时可以用方式选择控制字的D3位为1或为0来进行控制。8255A方式1输入操作时的控制字和连接信号示意图如图5-14所示。：外设输入给8255A的选通输入信号，低电平有效。IBF：8255A发出的输入缓冲器满信号，高电平有效。STB第第5 5章章 并行接口并行接口 10111/0 D7D6D5D4D3D2D1D0A组方式控制字端口A输入方式1PC6，PC71输入0输出PC4方式1(端口A)PA7PA0PC5IBFA8INTEAINTRAPC3PC6，P
25、C72RDASTB111D7D6D5D4D3D2D1D0B组方式控制字端口B方式1PC2方式1(端口B)PB7PB0PC1IBFB8INTEBINTRBPC0RDBSTB端口B输入I/O图5-14 方式1输入第第5 5章章 并行接口并行接口 INTR：中断请求信号，高电平有效。INTE：中断允许信号，在8255A内部控制是否允许端口A或端口B的INTR线申请中断。如果INTE1，则允许INTR的中断申请；如果INTE0，则屏蔽INTR的中断申请。可通过对端口C置位/复位操作实现对INTE的设置，设置情况和结果如下：第第5 5章章 并行接口并行接口 PC41，允许INTRA中断请求；PC40，屏
26、蔽INTRA中断请求；PC21，允许INTRB中断请求；PC20，屏蔽INTRB中断请求。第第5 5章章 并行接口并行接口 8255A工作于方式1输入，各信号之间的时序关系如图5-15所示。第第5 5章章 并行接口并行接口 tSTtSIBtRIBtSITtRITtPHtPSIBFINTR来自外设的输入数据STBRD图5-15 8255A工作于方式1输入时的时序关系第第5 5章章 并行接口并行接口 2)方式1输出 在方式1输出时，端口A和端口B可分别作为独立的输出端口，端口C配合端口A和端口B工作。规定端口C各位的作用如下：PC3、PC6、PC7分别作为端口A的INTRA 、信号。PC0、PC2
27、、PC1分别作为端口B的INTRB、信号。AACKAOBFBACKBOBF第第5 5章章 并行接口并行接口 PC4和PC5未使用，可通过方式选择控制字的D3位的控制，使这两位进行数据的输入或输出；也可以使用它们的置位/复位功能。8255A方式1输出操作的控制字和连接信号示意图见图5-16。各信号线的具体作用如下：第第5 5章章 并行接口并行接口 10101/0 D7D6D5D4D3D2D1D0A组方式1输出控制字端口A输出端口A方式1PC4，PC51输入0输出PC7方式1输出端口APA7PA0PC6INTEAINTRAPC3PC4，PC52WRAOBF110D7D6D5D4D3D2D1D0B组
28、方式1输出控制字端口B方式1端口B输出AACKI/OPC1方式1输出端口BPB7PB0PC2INTEAINTRBPC0WRBOBFBACK图5-16 8255A方式1输出第第5 5章章 并行接口并行接口 ：输出缓冲器满信号，低电平有效。：外设从8255A的输出缓冲器取走数据时，向8255A发回 应答信号，低电平有效。使信号变为高电平，表示输出缓冲器又为空了。OBFACKACK第第5 5章章 并行接口并行接口 INTR：中断请求信号，高电平有效。当8255A的输出缓冲器为空时，向CPU发出中断请求信号INTR，通知CPU可以经8255A输出下一个数据。INTE：中断屏蔽信号，与方式1输入时的IN
29、TE含义相同，但用PC6和PC2使INTE置位或复位。A组INTEA由PC6控制，B组INTEB由PC2控制，即第第5 5章章 并行接口并行接口 PC61，允许INTRA中断请求；PC60,屏蔽INTRA中断请求；PC21,允许INTRB中断请求；PC20,屏蔽INTRB中断请求。8255A工作于方式1输出，各信号之间的时序关系如图5-17所示。第第5 5章章 并行接口并行接口 tWBtAKtAITtWITtWOBtAOB输出INTROBFWRACK图5-17 8255A工作于方式1输出时的时序关系第第5 5章章 并行接口并行接口 3)混合输入与输出 在方式1中，端口A和端口B可以都作为输入端
30、口，也可以都作为输出端口，还可以混合作为输入或输出端口(即端口A作为输入端口，端口B作为输出端口；或端口B作为输入端口，端口A作为输出端口等)。第第5 5章章 并行接口并行接口 3.方式2 方式2也被称为双向选通输入/输出方式，只有端口A可以工作于这种方式。在这种方式下，利用端口A既可以进行数据输入，也可以进行数据输出。输入或输出的数据都被锁存。端口B仍可独立工作于方式0或方式1。8255A方式2的控制字和连接信号示意图如图5-18所示。第第5 5章章 并行接口并行接口 111/0D7D6D5D4D3D2D1D0端口A双向方式PC2 PC0PC7PA7PA0PC6INTE 1INTRAPC33
31、WRAOBFAACKI/O1/0 1/01输入0输出端口B1输入0输出B组方式0方式01方式18INTE 2PC4PC5ASTBPC2PC0IBFARD图5-18 8255A工作方式2 第第5 5章章 并行接口并行接口 8255A工作于方式2时，端口C的PC3PC7作为方式2的控制和状态信息，下面说明一下它们的具体作用。INTRA(PC3)：中断请求信号，高电平有效。当端口A进行输出操作时输出缓冲器为空，或进行输入操作时新的输入数据已装入端口A的输入缓冲器，就向CPU发出中断请求信号INTRA。第第5 5章章 并行接口并行接口 INTE1：由PC6置位/复位控制，允许或屏蔽端口A输出操作时的中
32、断请求INTRA。PC61，表示允许INTRA中断请求；PC6=0,表示屏蔽INTRA中断请求。INTE2：由PC4置位/复位控制，允许或屏蔽端口A输入操作时的中断请求INTRA。PC41,表示允许INTR中断请求；PC40,表示屏蔽INTR中断请求。第第5 5章章 并行接口并行接口 (PC4)：低电平有效，外设送给8255A的选通信号，表示外设已把输入数据选通至8255A的输入锁存器。IBFA(PC5)：高电平有效，由8255A输出。当IBFA有效时，表示新的输入数据已装入端口A的输入缓冲器。ASTB第第5 5章章 并行接口并行接口 (PC7)：低电平有效，输出缓冲器满信号。当CPU把数据写
33、入到8255A的输出缓冲器时，使 为0，可用于通知外设取走数据。(PC6)：低电平有效，外设从8255A的输出缓冲器取走数据时，向8255A发回 应答信号。AOBFAOBFAACKAACK第第5 5章章 并行接口并行接口 8255A方式2各信号之间的时序关系如图5-19所示。方式2是双向工作方式，既可以输入也可以输出，输入和输出需要分时进行。图5-19是8255A先进行输入，后进行输出操作的时序图。方式2实际上是方式1输入和方式1输出的组合，其中各信号和控制线的功能基本相似。第第5 5章章 并行接口并行接口 数据从CPU到8255AtWOBtSTtOBtSIBtPStADtKDtRIBtPH数
34、据从外设到8255A数据从8255A到外设数据从8255A到CPU外设数据线IBFINTRWROBFACKSTBRD图5-19 8255A工作方式2的时序关系第第5 5章章 并行接口并行接口 5.3 8255A的编程与应用的编程与应用 5.3.1 8255A初始化编程举例 8255A初始化编程基本包括两个步骤，首先根据问题要求写出方式选择控制字，然后编写初始化程序，把方式选择控制字写入控制字寄存器。例5.1 使8255A的端口A、端口B和端口C工作于方式0，且端口A用于输入而端口B和端口C用于输出，8255A控制字寄存器的端口地址为28BH，请编写初始化程序。第第5 5章章 并行接口并行接口
35、解 根据问题要求写出方式选择控制字：D71 置方式标志 D6D500 端口A工作于方式0 D41 端口A为输入 D30 端口C高4位为输出 D20 端口B工作于方式0 D10 端口B为输出 D00 端口C低4位为输出控制字D7D6D5D4D3D2D1D010010010B90H第第5 5章章 并行接口并行接口 编写初始化程序，把方式选择控制字写入控制字寄存器：MOV DX，28BH MOV AL，90H OUT DX，AL 分析：控制字寄存器的端口地址n28BH，n255，所以必须使用间接端口寻址指令：第第5 5章章 并行接口并行接口 MOV DX，28BH以及 OUT DX，AL的指令形式，
36、而不能使用 OUT n，AL的指令形式。第第5 5章章 并行接口并行接口 例5.2 如果使8255A的端口A、端口B都工作于方式1，端口A用于输出,端口B用于输入,端口A、端口B都采用中断传送方式，端口A、端口B、端口C和控制字寄存器的端口地址分别为288H、289H、28AH和28BH，请编写初始化程序。第第5 5章章 并行接口并行接口 解 根据问题要求写出方式选择控制字：D71 置方式标志 D6D501 端口A工作于方式1 D40 端口A为输出 D30 可以选0或1，这里选0 D21 端口B工作于方式1 D11 端口B为输入 D00 可以选0或1，这里选0方式选择控制字D7D6D5D4D3
37、D2D1D010100110B0A6H第第5 5章章 并行接口并行接口 由于端口A采用中断传送方式，因此要求A组INTEA1，允许INTRA中断请求，就要对PC6置1，使用端口C按位置位/复位功能对PC6置1的控制字为D7D6D5D4D3D2D1D00 0 0 0 1 1 0 1所以，PC6置1的控制字D7D6D5D4D3D2D1D00DH。第第5 5章章 并行接口并行接口 端口B也采用中断传送方式，要求B组INTEB1，允许INTRB中断请求，就要对PC2置1，使用端口C按位置位/复位功能对PC2置1的控制字为D7D6D5D4D3D2D1D00 0 0 0 0 1 0 1所以，PC2置1的控
38、制字D7D6D5D4D3D2D1D005H。第第5 5章章 并行接口并行接口 下面进行初始化编程，首先写入方式选择控制字，然后写入端口C按位置位/复位控制字，以便允许A组、B组的INTR中断请求。初始化程序如下：MOV DX，28BH ；控制字寄存器地址 MOV AL，0A6H OUT DX，AL ；把方式选择控制字写入控制字寄存器 MOV AL，0DH OUT DX，AL ；写入端口C按位置位/复位控制字使PC6置1 第第5 5章章 并行接口并行接口 MOV AL，05H OUT DX，AL ；写入端口C按位置位/复位控制字使PC2置1第第5 5章章 并行接口并行接口 5.3.2 8255A
39、应用举例 例5.3 设8255的端口地址为218H21BH，编程使PC2产生1个正的方波脉冲，可不考虑脉冲的宽度。解 要使PC2产生1个正的方波脉冲，可以先使PC2处于低电平，经过一定的延时使PC2处于高电平，再经过一定的延时再使PC2处于低电平。使PC2处于高或低电平可通过端口C置位复位功能实现。第第5 5章章 并行接口并行接口 PC2复位控制字为04H,PC2置位控制字为05H。程序如下：MOV DX,21BH；控制字寄存器的端口地址MOV AL,04H；复位PC2的控制字OUT DX,AL；写入端口C按位置位/复位控制字使PC2复位为0MOV CX,0FFFFH第第5 5章章 并行接口并
40、行接口 LOP:LOOP LOP；延时MOV AL,05H；置位PC2的控制字OUT DX,AL；写入端口C按位置位/复位控制字使PC2置位为1MOV CX,0FFFFHLOP1：LOOP LOP1；延时MOV AL,04H；复位PC2控制字OUT DX,AL；写入端口C按位置位/复位控制字使PC2复位为0第第5 5章章 并行接口并行接口 例5.4 使用8255A与打印机接口，8255A工作于方式0，设端口A、端口B、端口C和控制字寄存器的端口地址分别为288H、289H、28AH和28BH。第第5 5章章 并行接口并行接口 8255APA7PA0PC7PC2打印机DATA7DATA0BUSY
41、STB图5-20 8255A方式0与打印机的接口第第5 5章章 并行接口并行接口 计算机经常通过并行接口与打印机相连。当使用8255A作为打印机接口，且8255A工作于方式0时，常采用查询传送方式传送数据。接口电路主要连接信号如图5-20所示，利用端口A输出，PC7、PC2作为状态控制信号线，具体工作过程如下：计算机通过8255A检测打印机的BUSY信号，如果BUSY1，则表示打印机忙，暂时不能输出数据；如果BUSY0，则表示打印机不忙，计算机就可经过8255A向打印机输出一个字节数据。第第5 5章章 并行接口并行接口 计算机准备好一个要输出的数据，通过8255A的PA7PA0把数据送到打印机
42、接口的数据引脚DATA7DATA0，同时给打印机发出一个选通信号。打印机收到信号后，把送来的数据锁存到内部缓冲区，并在BUSY信号线上发出忙信号，即使BUSY1。打印机处理完输入数据后，撤消忙信号，即使BUSY0。计算机可以根据BUSY信号的状态决定是否输出下一个数据。第第5 5章章 并行接口并行接口 信号是个负脉冲信号，可利用端口C按位置位/复位功能，设置PC7来实现，其道理与例5.3相似，只不过要先使PC71，再使PC70，然后再使PC71来产生负脉冲信号。STB第第5 5章章 并行接口并行接口 解 初始化程序段如下：MOV DX,28BH；控制字寄存器的端口地址 MOV AL,10000
43、001B；端口A方式0输出，PC7PC4输出，PC3PC0输入 OUT DX,AL ；工作方式字写入控制字寄存器 MOV AL,00001111B ；置位PC7，先使PC7()1的控制字 OUT DX,AL ；写入端口C按位置位/复位控制字输出打印数据程序段，设要输出AH寄存器中的数据第第5 5章章 并行接口并行接口 PUSH AX；保护AX PUSH DX；保护DX PR：MOV DX,28AH；端口C的地址 IN AL,DX；读入端口C中的值 AND AL,04H；取出PC2(BUSY信号状态)JNZ PR；BUSY1?忙，则等待 MOV DX,288H ；端口A的地址；不忙，则要输出数据
44、 MOV AL,AH；取出要输出打印的数据第第5 5章章 并行接口并行接口 OUT DX,AL ；从端口A输出数据 MOV DX,28BH；控制字寄存器的端口地址 MOV AL,00001110B；复位PC7，使PC7()0控制字 OUT DX,AL；写入端口C按位置位/复位控制字 NOP；延时 NOP；延时 MOV AL,00001111B；置位PC7，再使PC7()1控制字 OUT DX,AL；写入端口C按位置位/复位控制字POP DX；恢复DX POP AX；恢复AX 第第5 5章章 并行接口并行接口 8255CPUPA0PA7PB7L0RL7RR5 VK1图5-21 CPU、8255A
45、与LED 的连接第第5 5章章 并行接口并行接口 例5.5 8255A连接如图5-21所示，L0L7为8个通过电流就可被点亮的发光二极管LED，编程实现如下功能：如果K1闭合，则使端口A连接的所有LED都被点亮。如果K1打开，则先使L0被点亮，然后仅使L1被点亮，逐一自上而下依次点亮各LED一次后，程序退出。要求视觉上可看到被点亮的LED，并且规定PC0PC7为输出状态，设8255A的端口地址为218H21BH。第第5 5章章 并行接口并行接口 解 可以使8255A的端口B工作于方式0，输入，输入端口B数据，当PB70时，表明K1闭合接地；当PB71时，表明K1打开。使8255A的端口A工作于
46、方式0，输出，经PA0PA7输出为0的位所对应的发光二极管被点亮。实现的程序如下：第第5 5章章 并行接口并行接口 CODE SEGMENT ASSUME CS:CODE START:MOV DX,21BH ；控制字寄存器的端口地址MOV AL,82H OUT DX,AL ；端口A方式0，输出；端口B方式0，输入；端口C输出 第第5 5章章 并行接口并行接口 IN AL,DX；读入端口B TEST AL,80H；判断K1是否闭合 JNZ ROLL；K1打开，转循环点亮 MOV AL,0 ；K1闭合，要点亮所有LED MOV DX,218H OUT DX,AL CALL DELAY；调用延时子程
47、序 JMP EXIT；转退出 第第5 5章章 并行接口并行接口 ROLL:MOV AL,0FEH ；K1打开要循环点亮，置点亮数据初值 MOV CX,8；循环次数MOV DX,218H；端口ALOOP1:OUT DX,AL；点亮一个LEDROL AL,1 ；修改点亮数据，准备点亮下一个LEDCALL DELAY；调用延时子程序LOOP LOOP1第第5 5章章 并行接口并行接口 EXIT:MOV AH,4CH；退出INT 21H DELAYPROC；延时子程序PUSH CXMOV BX,0FFFFHLOOP2:MOV CX,0FFFFHLOOP3:LOOP LOOP3DEC BXJNZ LOO
48、P2POP CXRET第第5 5章章 并行接口并行接口 DELAY ENDPCODE ENDSEND START第第5 5章章 并行接口并行接口 5.3.3 8255A在LED数码管显示电路中的应用 1.LED数码管的结构与工作原理 LED数码管是由七段或八段发光二极管构成的独立的显示器件，有时也被称为七段或八段数码显示器。LED数码管可以用于数字或部分字母的显示。LED数码管有共阴极和共阳极两种结构，如图5-22所示。第第5 5章章 并行接口并行接口 使用8位并行输出接口可以很方便地驱动LED数码管。通常控制八个发光二极管发光的8位的字节数据被称为段选码。段选码用于选择LED数码管中显示字母
49、或数字的七段发光二极管。共阴极与共阳极的两种LED数码管的段选码各不相同，但共阴极与共阳极的段选码互为反码。表5-2列出了两种LED数码管的段选码。第第5 5章章 并行接口并行接口 图5-22 LED数码管的内部结构(a)共阴极；(b)共阳极；(c)管脚配置a8Rbcdefgdp(a)a8Rbcdefgdp(b)5 V(c)abfgGNDGNDedc dp1 2 3 4 5678910agfbdecdp第第5 5章章 并行接口并行接口 表5-2 两种七段LED数码管的段选码第第5 5章章 并行接口并行接口 2.LED数码管的静态显示方式 LED数码管的静态显示是在CPU经输出接口点亮LED后，
50、LED一直处于发光状态，直到CPU经输出接口发出新的点亮数据后，LED的显示状态才改变。可以使用8255A实现LED数码管的显示接口。8255A与共阴极LED数码管的连接电路如图5-23所示。第第5 5章章 并行接口并行接口 例5.6 在图5-23的电路中，设8255A的端口A的地址为218H，控制字寄存器的端口地址为21BH，使LED数码管显示字母E。解 在图5-23的电路中，需要LED数码管显示某个字符时，只要把LED的相应段选码从8255A的端口A输出，就能显示需要显示的字符。程序如下：第第5 5章章 并行接口并行接口 PA0aPA1bPA2cPA3dPA4ePA5fPA6gPA7h驱动
