1、第4章 触发器第4章 触发器4.1 触发器的基本特点和分类4.2 常见触发器的电路结构、逻辑符号及动作特点4.3 不同结构触发器的主要特点4.4 常见触发器的逻辑功能及其描述4.5 本章小结4.6 例题精选4.7 自我检测题第4章 触发器4.1.1 触发器的基本特点触发器的基本特点为了能够存放1位二值信号，触发器必须具有如下两个基本特点:(1)具有两个能自行保持稳定的状态0状态和1状态。要想使电路从一个稳态转换到另一个稳态，必须要有外加的触发信号，否则触发器将维持原有状态不会改变，因此它具有记忆功能。(2)在触发信号的控制下，根据不同的输入信号可以置成0或1状态。4.1 触发器的基本特点和分类
2、触发器的基本特点和分类第4章 触发器4.1.2 触发器的分类触发器的分类触发器的种类很多，由于输入方式以及触发器状态随输入信号变化的规律不同，各种触发器在具体的逻辑功能上是不尽相同的。按照逻辑功能的不同，触发器有RS触发器、JK触发器、T触发器、D触发器等类型。从电路结构形式上又可以把触发器分为基本RS触发器、同步RS触发器、主从触发器、维持阻塞边沿触发器等类型，这些不同电路结构形式的触发器在状态变化过程中具有不同的动作特点，这一点需要注意。第4章 触发器按照有无时钟信号，触发器分为时钟触发器和无时钟触发器两类。比如基本RS触发器是无时钟触发器;同步RS触发器、主从触发器、维持阻塞边沿触发器都
3、属于时钟触发器，它们必须在时钟信号CP的操作下工作。根据存储数据的原理不同，触发器又分为静态触发器和动态触发器。静态触发器是通过电路状态的自锁存储数据的;动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的。第4章 触发器 根据所使用的开关器件不同，触发器又分为TTL触发器和CMOS触发器。虽然构成触发器的方式很多，但最基本的还是基本 RS 触发器，它是构成各类触发器的基础。其次是维持阻塞 D 触发器和边沿 JK 触发器。第4章 触发器4.2.1 基本基本RS触发器的电路结构、触发器的电路结构、逻辑符号及动作特点逻辑符号及动作特点1)电路结构和逻辑符号图4.2.1是用两个与非门构成的基
4、本RS触发器以及它的电路符号。4.2 常见触发器的电路结构、常见触发器的电路结构、逻辑符号及动作特点逻辑符号及动作特点第4章 触发器图 4.2.1 基本RS触发器(a)电路结构;(b)逻辑符号第4章 触发器由图4.2.1(a)可知，Q和 称为输出端，我们定义Q=1、=0为触发器的1状态，Q=0、=1为触发器的0状态。输入端称为置位端或置1端，称为复位端或置0端，和表示低电平有效，即和端为低电平时表示有信号，为高电平时表示无信号。如图4.2.1(b)所示，图中在输入端处的小圆圈表示低电平有效，即只有输入信号为低电平时才表示有信号输入，反之就没有信号。QQQSRSRSR第4章 触发器下面是对基本R
5、S触发器的工作原理分析:(1)当 =1，=0时，Q=1、=0;当 =0信号变为1时，电路的1状态被保持。(2)当 =1，=0时，Q=0、=1，电路的状态就由0状态变为1状态;当 =0信号变为1时，电路的1状态被保持。(3)当 =0，=1时，Q=1、=0，电路的状态就由1状态变为0状态;当 =0信号变为1时，电路的0状态被保持。QSRSRSQSRSQR第4章 触发器(4)当 =0，=1时，Q=0、=1;当 =0信号变为1时，电路的1状态被保持。(5)当 =1、=1时，触发器维持原来的状态不变，称触发器处于保持(记忆)状态。(6)当 =0、=0时，两个与非门输出均为1(高电平)，这既不是定义的1状
6、态，也不是定义的0状态，而且当 、同时从0变化为1时，无法判定触发器将回到1状态还是0状态，因此这种情况是不允许的。于是规定输入信号 、不能同时为0，它们应遵循RS=0的约束条件。QSRRRSRSRSRS第4章 触发器按照上述分析，列出图4.2.1的真值表如表4.2.1所示。在表中，用Q表示现态(即输入信号作用前的触发器状态)，用Q*表示次态(即输入信号作用后触发器所进入的下一个状态)，因为触发器的次态输出Q*不仅与输入信号有关，而且与触发器原来的状态(即现态)Q有关，所以Q也是真值表中的一个输入变量。我们将含有状态变量Q的真值表称作触发器的特性表(或功能表)。第4章 触发器表表4.2.1 用
7、与非门组成的基本用与非门组成的基本RS触发器的特性表触发器的特性表第4章 触发器基本RS触发器也可以用或非门构成，如图4.2.2所示。这个电路是用高电平作为有效输入信号的，所以用R和S分别表示置0端和置1端。表4.2.2是它的特性表。第4章 触发器图 4.2.2 基本RS触发器(a)电路结构;(b)逻辑符号第4章 触发器表表4.2.2 用或非门组成的基本用或非门组成的基本RS触发器的特性表触发器的特性表第4章 触发器根据表4.2.1画出Q*的卡诺图如图4.2.3所示。图 4.2.3 基本RS触发器Q*的卡诺图第4章 触发器由图4.2.3可得 此方程反映了基本RS触发器的次态输出Q*与现态Q和输
8、入R、S之间的关系，被称为特性方程。在遵守约束条件RS=0的前提下，可以根据输入信号R、S的取值和现态Q，利用特性方程计算出次态输出Q*。(4.2.1)约束条件）(0RSQRSQ第4章 触发器2)动作特点在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里(即R或S为1的全部时间)，都能直接改变输出端Q和的状态，这就是基本RS触发器的动作特点。Q第4章 触发器在使用基本RS触发器时，需要特别注意，不允许在 端和 端同时加入有效信号，如果在 端和 端同时加入有效信号，则会出现:(1)信号同时存在时(即 =0)，Q=1。此为非定义状态，不允许出现。(2)信号同时撤消时，状态无
9、法确定。(3)信号分时撤消时，状态决定于后撤消的状态。即如果 端的信号先撤消，则触发器的状态由 端决定(Q=1，=0);如果 端的信号先撤消，则触发器的状态由 端决定(Q=0，=1)。QSRRSRSQRSSRQ第4章 触发器4.2.2 同步同步RS触发器的电路结构、逻辑符号及动作触发器的电路结构、逻辑符号及动作特点特点1.电路结构和逻辑符号电路结构和逻辑符号 图4.2.4(a)所示是同步RS触发器的电路结构图。门A和门B构成基本RS触发器，门C、门D是两个输入控制门，CP是时钟控制信号，S、R端分别为置1、置0输入信号。图4.2.4(b)是它的逻辑符号。第4章 触发器图 4.2.4 同步RS触
10、发器(a)电路结构;(b)逻辑符号第4章 触发器当CP=0时，门C、门D控制门被封锁，输入信号S、R无法传送给由门A、门B构成的基本SR触发器，故触发器保持原来的状态不变。当CP=1时，门C、门D控制门被打开，输入信号S、R可以通过门C、门D传送给由门A、门B构成的基本RS触发器，这时触发器的状态将跟随输入信号S、R端的变化而变化。但要注意的是，这时触发器一定要遵循与基本RS触发器一样的约束条件。据此，可列出同步RS触发器的特性如表4.2.3所示。第4章 触发器表表4.2.3 同步同步RS触发器的特性表触发器的特性表第4章 触发器由表4.2.3可以列出同步RS触发器的特性方程为 表4.2.3和
11、式(4.2.2)都准确地表示了电路在时钟信号CP控制下，次态输出Q*与现态Q和输入R、S之间的关系。(4.2.2)约束条件）(0RSQRSQ1CP期间有效第4章 触发器2.动作特点动作特点由上面的分析可以看出，这种触发器在CP为高电平时触发翻转。与基本SR触发器相比，同步触发器的触发翻转增加了时间控制。在CP=1这一时间段内，S和R状态的变化都可能引起输出状态的改变。在CP回到0以后，触发器保存的是CP回到0以前瞬间的状态。也就是说，这种触发器的触发翻转只是被控制在一段时间内，而不是控制在某一时刻进行，势必降低了触发器的抗干扰性。第4章 触发器3.带有异步置位和复位端的同步带有异步置位和复位端
12、的同步RS触发器触发器在实际应用中，经常需要在时钟信号到来前将触发器预先置成指定的状态，为此给触发器设置了两个异步输入端异步置位端和异步复位端，电路如图4.2.5所示。DSDR第4章 触发器图 4.2.5 带有异步置位和复位端的同步RS触发器(a)电路结构;(b)逻辑符号第4章 触发器当=0时，触发器立刻被置成1态;=0时，触发器立刻被置成0态，而不受时钟CP和输入信号的控制，故和被称为异步输入端。当触发器在时钟CP控制下，按照输入信号R、S进行正常工作时，、应被置于高电平。应该注意的是，给同步RS触发器加入异步置位信号或异步复位信号应该在CP=0期间进行，否则在或返回高电平后，预置的状态不一
13、定能保存下来。DSDRDRDSDSDRDSDR第4章 触发器4.同步同步D触发器触发器对于同步RS触发器，在CP=1期间，R、S端输入信号仍需满足SR=0这个约束条件，为了解决该问题，出现了同步D触发器(或称D锁存器)。在同步RS触发器的基础上，S端和R端之间用一非门相连，加在S端的输入信号经非门反相后送给了R端。即原来的双端输入变为了现在的单端输入，这就是同步D触发器，电路如图4.2.6所示。第4章 触发器图 4.2.6 D锁存器第4章 触发器由图4.2.6可知S=DR=将上式代入同步RS触发器的特性方程可得到CP=1 期间有效(4.2.3)DDQDDQRSQ 第4章 触发器由式(4.2.3
14、)可见，同步RS触发器中R、S之间有约束的问题解决了。在CP=1期间，若D=1，则Q*=1;若D=0，则Q*=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。不过，当CP的下降沿到来时，触发器的状态由CP下降沿的瞬间D的值确定。简化图4.2.4，即将门C的输出与门D的输入R连接起来，就得到如图4.2.7所示的D锁存器简化图，它也是同步D触发器的一种。其逻辑功能与图4.2.6所示D锁存器的一样，特性方程也一样。图4.2.8是D锁存器的逻辑符号。第4章 触发器图 4.2.7 D锁存器简化图第4章 触发器图 4.2.8 D锁存器的逻辑符号第4章 触发器4.2.3 主从主从RS触发器的电路
15、结构、逻辑符号及动作触发器的电路结构、逻辑符号及动作特点特点1.电路结构和逻辑符号电路结构和逻辑符号主从RS触发器的电路结构、逻辑符号如图4.2.9所示，此触发器由主、从两个结构完全相同的同步RS触发器组成。门E门H组成主触发器，门A门D组成从触发器。时钟控制信号CP一方面送给主触发器，另一方面通过反相器门I送给从触发器。第4章 触发器图 4.2.9 主从RS触发器(a)电路结构;(b)逻辑符号第4章 触发器(1)当CP=1时，门G、门H被打开，门C、门D被封锁，即主触发器工作，从触发器不工作。那么，在CP=1期间，无论S、R端输入信号如何，改变的只是主触发器的状态，从触发器的状态维持原态不变
16、。(2)当CP=0时，门G、门H被封锁，门C、门D被打开，即主触发器不工作，从触发器工作。这时，从触发器接收CP由1变为0那一时刻主触发器的状态，并且这一状态将持续到下一个CP=0到来;主触发器在CP=0期间，无论S、R端输入信号如何改变，对主触发器的状态无任何影响。第4章 触发器由上分析可知，主从RS触发器的状态改变，即从触发器的状态改变相对于主触发器来说一定是延迟了半个周期才出现。故在主从RS触发器的逻辑符号上，都带有一个延迟符号“”，它表示CP脉冲下降沿到来以后，即CP=0时Q和端才会改变状态。根据以上分析，可写出主从RS触发器的特性表如表4.2.4所示。Q第4章 触发器表表4.2.4
17、主从主从RS触发器的特性表触发器的特性表第4章 触发器由表4.2.4 可知，主从RS触发器的特性方程为CP下降沿到来时有效约束条件）(0RSQRSQ第4章 触发器2.带有异步置位和复位端的主从带有异步置位和复位端的主从RS触发器触发器 图4.2.10是带有异步置位和异步复位端的主从RS触发器的原理图和电路符号。当=0、=1时，触发器被置1;当=1，=0时，触发器被置0。异步置位、复位端、对触发器的作用与时钟信号CP无关。DSDRDSDRDSDRDSDR第4章 触发器图 4.2.10 带有异步置位和复位端的主从RS触发器(a)电路结构;(b)逻辑符号第4章 触发器例如，当=0时，这一低电平信号同
18、时送给了门B、F和G，将主触发器和从触发器同时置0，且封住了门G，使输入端S的置1信号无法加入。即只要=0、=1，无论CP为1或0，触发器均能被复位(0态)。同理。当=0时，触发器被置1，不用考虑CP的状态。DSDRDRDS第4章 触发器3.动作特点动作特点(1)利用控制脉冲信号CP进行主从控制。在CP=1期间，主触发器按照同步RS触发器的原理，受S、R端的输入信号的控制而改变其内容;当CP下降沿到来时，从触发器按照主触发器在CP下降沿到来这一时刻的内容再更新状态翻转。这样，就避免了同步RS触发器在CP=1期间可能多次翻转的问题。(2)不管是主触发器还是从触发器在工作时，均要满足SR=0这一约
19、束条件。第4章 触发器4.2.4 主从主从JK触发器的电路结构、逻辑符号及动作触发器的电路结构、逻辑符号及动作特点特点1.电路结构和逻辑符号电路结构和逻辑符号为使用方便，希望即使出现SR0(或S=R=1)的情况，触发器的次态也可以确定，故出现了主从JK触发器。将主从RS触发器的输出端Q和作为一对附加控制信号接回到输入端，就有了主从JK触发器，电路结构如图4.2.11(a)所示。图.2.11(b)是主从JK触发器的逻辑符号。Q第4章 触发器图 4.2.11 主从JK触发器(a)电路结构;(b)逻辑符号第4章 触发器图4.2.11(b)中的“”符号表示延迟，它表示主从JK触发器在时钟上升沿到来时，
20、其中的主触发器就将输入信号接收了，一直到时钟下降沿到来时，从触发器接收主触发器的内容，Q和 端的状态才会改变。将图4.2.9(a)和图4.2.11(a)比较，有 由于Q、是互补的，当J=K=1时，S=、R=Q，即原来是1态，现在就为0态;原来是0态，现在就为1态，Q*=。(4.2.4)KQRQJSQQQQ第4章 触发器当J=K=0时，无论原来是什么状态，现在都保持原来的状态不变，即Q*=Q。当J=1、K=0时，S=、R=0，这样无论原来是什么状态，门H始终被封锁，电路不能接收置0信号，只能接收置1信号。原来为1态，现在保持1态不变，原来为0态，现在被置成1态，即Q*1=1。当J=0、K=1时，
21、S=0、R=Q，这样无论原来是什么状态，门G始终被封锁，电路不能接收置1信号，只能接收置0信号。原来为0态，现在保持0态不变，原来为1态，现在被置成0态，即Q*1=0。Q第4章 触发器将式(4.2.4)代入主从RS触发器的特性方程中可得 式(4.2.5)就是主从JK触发器的特性方程。由于将Q、分别引回到输入门，J、K门间不会有约束，据此可列出其特性表如表4.2.5所示。(4.2.5)CP下降沿到来时有效QKQJQKQQJQRSQ 第4章 触发器表表4.2.5 主从主从JK触发器的特性表触发器的特性表第4章 触发器在有些触发器产品中，输入端J和K不止一个。这时各个J、K之间是“与”的逻辑关系。图
22、4.2.12是具有多输入端的主从JK触发器的逻辑符号。其中J=J1J2、K=K1K2，这样，其特性表中J和K的位置应由J1J2和K1K2代替。第4章 触发器图 4.2.12 具有多输入端的主从JK触发器的逻辑符号第4章 触发器2.带有异步置位和复位端的主从带有异步置位和复位端的主从JK触发器触发器 与主从RS触发器一样，主从JK触发器也带有异步置位端和复位端，它的电路符号图与图4.2.10一样。图4.2.13是带有异步置位和复位端的主从JK触发器的逻辑符号。DSDR第4章 触发器图 4.2.13 带有异步置位和复位端的主从JK触发器的逻辑符号第4章 触发器3.动作特点动作特点 (1)与主从RS
23、触发器一样，主从JK触发器是利用控制脉冲CP进行主从控制的，但J、K之间没有约束。第4章 触发器(2)存在一次翻转问题。所谓一次翻转，就是指在CP=1期间，主触发器能且仅能翻转一次的现象。由于Q、是互补的，将它们分别引回到输入门，使两个输入门在任何时候总有一个被封锁，即在CP=1期间，主触发器要么只能接收置1信号，要么只能接收置0信号(如当Q=1、=0时，门G被封锁，置1信号无法送入，门H可以接收置0信号，K=0时主触发器保持原来的1态不变，K=1时主触发器就从1态翻转为0态，一旦翻转发生，输入端K的状态无论怎样改变，主触发器的状态也不再改变了)。QQ第4章 触发器(3)若在CP=1期间，有干
24、扰信号介入，并且此干扰信号引起了主触发器的一次翻转，那么触发器将会发生错误的翻转，因此就降低了电路的抗干扰性。(4)一般约定在CP=1期间，J、K的状态保持不变。那么对于主从JK触发器，可以总结为“上升沿接收，下降沿翻转”。第4章 触发器4.2.5 维持阻塞边沿触发器的电路结构、逻辑符号维持阻塞边沿触发器的电路结构、逻辑符号及动作特点及动作特点1.边沿边沿JK触发器触发器边沿JK触发器是利用门电路的传输延迟时间实现边沿触发的，图4.2.14是其电路结构和逻辑符号。第4章 触发器图 4.2.14 边沿JK触发器(a)电路结构;(b)逻辑符号第4章 触发器边沿JK触发器在CP为0、上升沿和1时输入
25、信号J、K对电路都不起作用，只有在CP为下降沿时才会根据输入信号J、K的状态变为“1”态或“0”态。其状态按照式(4.2.6)改变。(4.2.6)边沿触发器包含两部分，一是由与或非门Z1和Z2组成的基本RS触发器，二是由与非门Z3和Z4组成的控制门。门Z3和Z4的传输时间大于基本RS触发器的翻转时间。QKQJQ*第4章 触发器边沿JK触发器的工作原理:(1)CP=0时，门Z3和Z4被封锁，输入信号J、K无法加入，触发器保持原态。(2)CP=1时，门B、Z3和Z4被打开，有门B输出：门输出：Q 门A输出:门输出:门Z1输出:门Z2输出:因此，输入信号J、K不起作用，触发器保持原态。BQBAQJQ
26、QJQKKQ QQJQQQKQ第4章 触发器(3)CP为上升沿后，门B和先于门A和打开，基本RS触发器可以通过门B和继续保持原态不变。由于门Z3和Z4的延迟作用，导致门A输出和门输出延迟一会才出现，这时有因此，输入信号J、K不起作用，触发器保持原态。BABQJAQKQQKQQQQJQQ*第4章 触发器(4)CP为下降沿时，门B和立即被封锁使其输出都为0，由于门Z3和Z4存在传输延迟时间，门A输入和门输入则要保持一个tPD的传输延迟时间，如果这个传输延迟时间足够长，那么与或非门Z1和Z2中的与门B、不起作用，而与或非门Z1和Z2变为由与非门组成的基本RS触发器，即BQJKQABQJS KQR 第
27、4章 触发器由基本RS触发器的特性方程可得 经过门Z3和Z4的传输延迟时间以后，CP的低电平信号将门Z3和Z4封锁，门Z3和Z4输出高电平信号，但对基本RS触发器的状态没有影响。这时输入端J、K无论怎样变也不会影响触发器的状态了。QKQJQKQQJQRSQ第4章 触发器假如触发器的初始状态为Q=1、=0，当J=0、K=1时，在CP的下降沿到达之前，门Z3和Z4分别输出1和0;在CP的下降沿到达时，由于门Z3和Z4存在传输延迟时间，门Z3和Z4的输出信号1和0不会马上改变，因此，在瞬间出现、各有一个输入端为低电平的状态，使=1，并经过门A使Q=0。由于门Z4的传输延迟时间足够长，可以保证在门Z4
28、的输出低电平信号消失之前，Q=0已反馈到了门，因此在Z4的输出低电平信号消失以后，触发器获得的0状态将保持下去。根据以上分析，可写出边沿JK触发器的特性表(见表4.2.6)。QBAQA第4章 触发器表表4.2.6 边沿边沿JK触发器的特性表触发器的特性表第4章 触发器2.维持阻塞维持阻塞D触发器触发器维持阻塞D触发器是在图4.2.6所示D锁存器的基础上，加上两个控制门E、F和4根反馈线组成的，如图4.2.15所示。第4章 触发器图 4.2.15 维持阻塞D触发器(a)电路结构;(b)逻辑符号第4章 触发器维持阻塞D触发器的工作原理:(1)CP=0时，门C、D被封锁，其输出都为1，触发器保持原态
29、。若D=1，则门E输出1，门F输出0。若D=0，则门E输出0，门F输出1。(2)CP的上升沿到来时:若D=1，由于门E输出1，门F输出0，则门C输出为0、门D输出为1。门C输出的0将分别送给门A、门D和门E。送给门A，使由门A和门B组成的基本RS触发器被置1，即Q=1、=0。Q第4章 触发器送给门D，使门D被封锁，阻止门D输出0，即阻塞产生置0信号，所以称反馈线为阻塞置0线。送给门E，使门E被封锁，以保证门C在整个CP=1期间输出都维持为0，从而使触发器保持在“1”态，所以称反馈线为维持置1线。因此，门C输出的0信号一旦送到了门D、E的输入端，就会产生维持阻塞作用，输入信号D无论怎样改变取值，
30、对输出的“1”态无影响。第4章 触发器 若D=0，门E输出0，门F输出1，则门C输出为1、门D输出为0。门D输出的0将分别送给门B和门F。送给门B，使触发器被置0，即Q=0、=1。送给门F，使门F被封锁，以保证门D在整个CP=1期间输出都维持为0，从而使触发器保持在“0”态，所以称反馈线为维持置0线。而门F输出的1信号又通过反馈线送给门E，使门E的输出维持在低电平“0”，阻止门C出现低电平“0”，即阻塞产生置1信号，因此反馈线被称为阻塞置1线。Q第4章 触发器所以门D输出的0信号一旦送到了门F的输入端，D信号就送不进来，就会产生维持阻塞作用，对输出的“0”态无影响。故此，可以得出结论：在CP上
31、升沿到来时，D=1则触发器被置1，D=0则触发器被置0，即Q*=D CP上升沿到来后有效 表4.2.7是维持阻塞D触发器的特性表。第4章 触发器表表4.2.7 维持阻塞维持阻塞D触发器的特性表触发器的特性表第4章 触发器与主从触发器一样，在边沿触发器中也设有异步置0端和异步置1端。图4.2.16所示是带有异步输入端的边沿JK触发器和维持阻塞D触发器的逻辑符号。DSDR第4章 触发器图 4.2.16 带异步输入端的边沿触发器的逻辑符号(a)边沿JK触发器;(b)维持阻塞D触发器第4章 触发器触发器是数字电路中非常重要的基本存储单元电路，从电路结构的角度可以将触发器分为基本RS触发器、同步RS触发
32、器、主从触发器、边沿触发器。不同结构的触发器具有不同的特点。4.3 不同结构触发器的主要特点不同结构触发器的主要特点第4章 触发器基本RS触发器是电路结构最简单的一种触发器，它可以存储一位二进制代码，是构成各种类型触发器的基础。它的输入信号直接加在输出门上，所以输入信号在全部时间里都能直接改变输出端Q和的状态。缺点是输入信号在整个存在期间都直接控制输出端的状态，置0输入信号R和置1输入信号S之间必须遵守约束条件SR=0。Q第4章 触发器同步RS触发器是在基本RS触发器的基础上加上两个输入控制门，再加上一个同步控制信号CP构成的。同步RS触发器和基本RS触发器的区别是选通控制或者说是时钟电平直接
33、控制，即CP=1期间接收信号，此为它的优点。它的缺点是CP=1期间，R、S仍然直接控制着触发器的状态输出，即在此期间若R、S发生变化，则触发器的状态会发生多次翻转。CP=1期间，输入信号R和S之间也必须遵守约束条件SR=0。第4章 触发器主从RS触发器的电路结构较为复杂，由两个同样的同步RS触发器组成，但它们的时钟信号CP的相位相反。在CP=1时主触发器接收，CP下降沿到来时从触发器跟随主触发器变化，即主触发器把接收的信号传送给从触发器。R、S不会直接影响Q和，从根本上解决了直接控制问题，但此电路的输入信号R和S之间也必须遵守约束条件SR=0。Q第4章 触发器主从JK触发器是在主从RS触发器的
34、基础上，引入了从输出Q和到输入门的两条反馈线，这时原来的R和S分别变为KQ和。因为Q和总是互补的，所以 J、K之间不会有约束。这种触发器既无直接控制问题，也无约束问题，是一种性能优良、使用方便的触发器。但它存在一次翻转问题，即在CP=1期间主触发器的状态只能够变化一次，因此抗干扰能力较差。主从RS触发器和主从JK触发器都属于主从控制脉冲触发。QQQJ第4章 触发器4.4.1 RS触发器的逻辑功能及其描述触发器的逻辑功能及其描述在时钟信号作用下，具有置1、置0和保持功能的电路，都叫做RS触发器。4.2.2节介绍的同步RS触发器和4.2.3节介绍的主从RS触发器就是这种类型。1.特性表和特性方程特
35、性表和特性方程 RS触发器的特性表见表4.4.1。4.4 常见触发器的逻辑功能及其描述常见触发器的逻辑功能及其描述第4章 触发器表表4.4.1 RS触发器的特性表触发器的特性表第4章 触发器根据表4.4.1所规定的逻辑关系可以写出它的逻辑表达式即特性方程为(4.4.1)（约束条件）0RSQRSQ第4章 触发器2.状态转换图状态转换图用两个圆圈分别代表触发器的两个状态，用箭头表示状态转换的方向，在箭头旁边注明状态转换的条件，就得到了RS触发器的状态转换图如图4.4.1所示。状态转换图形象地表示了RS触发器的逻辑功能。第4章 触发器图 4.4.1 RS触发器的状态转换图第4章 触发器4.4.2 J
36、K触发器的逻辑功能及其描述触发器的逻辑功能及其描述 在时钟信号作用下，具有置1、置0、翻转和保持功能的电路，都叫做JK触发器。它是功能最全的一种电路，可以根据需要用它转换成别的类型的触发器。4.2.3节介绍的主从JK触发器和4.2.5节介绍的边沿JK触发器就是这种类型。1.特性表和特性方程特性表和特性方程JK触发器的特性表见表4.4.2。第4章 触发器表表4.4.2 JK触发器的特性表触发器的特性表第4章 触发器根据表4.4.2画出JK触发器的卡诺图，如图4.4.2所示。由卡诺图写出其特性方程为(4.4.2)QKQJQ*第4章 触发器图 4.4.2 Q*的卡诺图第4章 触发器2.状态转换图状态
37、转换图与RS触发器一样，JK触发器的状态转换图如图4.4.3所示。第4章 触发器图 4.4.3 JK触发器的状态转换图第4章 触发器4.4.3 D触发器的逻辑功能及其描述触发器的逻辑功能及其描述1.特性表和特性方程特性表和特性方程D触发器的特性表见表4.4.3。由特性表可写出D触发器的特性方程为Q*=D(4.4.3)第4章 触发器表表4.4.3 D触发器的特性表触发器的特性表第4章 触发器2.状态转换图状态转换图由D触发器的特性表4.4.3可画出其状态转换图如图4.4.4所示。图 4.4.4 D触发器的状态转换图第4章 触发器4.4.4 T触发器的逻辑功能及其描述触发器的逻辑功能及其描述1.特
38、性表和特性方程特性表和特性方程将JK触发器的J、K端接在一起，令它等于T，即J=K=T，这时JK触发器就变成了T触发器。反映它的逻辑功能的特性方程为 由此可写出T触发器的特性表见表4.4.4。(4.4.4)QTQTQTQKQJQ *第4章 触发器表表4.4.4 T触发器的特性表触发器的特性表第4章 触发器2.状态转换图状态转换图由T触发器的特性表4.4.4可画出其状态转换图如图4.4.5所示。3.触发器触发器当T=1时，式(4.4.4)变为(4.4.5)由此可知，每来一个CP信号，触发器必然翻转为与原来信号相反的状态，即此触发器仅仅具有翻转的逻辑功能，我们把这种触发器称为触发器。触发器和T触发
39、器都是由JK触发器构成的。QQ TTT第4章 触发器图 4.4.5 T触发器的状态转换图第4章 触发器1.本章重点内容本章重点内容触发器是一种能够存储一位二值信息的基本逻辑单元电路。本章从电路结构和逻辑功能两个角度，讨论了触发器的电路结构、动作特点、逻辑功能等。4.5 本章小结本章小结第4章 触发器2.本章难点内容本章难点内容 本章的难点内容是:(1)触发器输入端的有效电平。有非号低电平有效，无非号高电平有效。(2)RS触发器的不定状态和约束条件。(3)主从JK触发器的“一次翻转”问题，即在CP=1期间，主触发器一旦发生一次翻转，无论输入信号怎样改变，主触发器的状态也不再改变。(4)异步置位端
40、、异步复位端对输出状态的影响。DSDR第4章 触发器3.本章需注意的问题本章需注意的问题本章需注意的问题是:(1)同一种逻辑功能的触发器可以用不同的结构来实现;同一种电路结构的触发器可以做成不同的逻辑功能。所以，当选用触发器时，不仅要知道它的逻辑功能，还需知道它的电路结构类型，只有这样，才能把握住它的动作特点。第4章 触发器(2)为了保证触发器工作时能可靠地翻转，输入信号、时钟信号及它们在时间上的互相配合要符合一定的要求，这样才能用波形图准确地描述出它的工作过程。(3)从逻辑功能上将时钟触发器分为RS、JK、D、T四种类型。其中JK触发器是功能最全的一种触发器，它包含了RS触发器和T触发器的所
41、有逻辑功能，因此有时可以用JK触发器替代RS触发器和T触发器。第4章 触发器例例4.6.1 在图4.6.1(a)所示基本RS触发器中，已知输入信号和的电压波形如图4.6.1(b)所示，试画出输出端Q和的波形。解解 触发器的输出波形如图4.6.1(b)所示。对于基本RS触发器，当和同为低电平时，Q和端输出将同为高电平，当和的低电平信号同时消失时，触发器的状态不定;当和的低电平信号的消失有前有后时，触发器的状态将由后消失的信号决定。4.6 例题精选例题精选QSRSRQSRSR第4章 触发器图 4.6.1 第4章 触发器例例4.6.2 若主从JK触发器的CP、J、K、端的电压波形如图4.6.2(a)
42、所示，试画出Q和端对应的波形。解解 触发器的输出波形如图4.6.2(b)所示。主从JK触发器存在的主要问题是“一次翻转”。也就是说，触发器在CP=1期间，主触发器要么只能接收置1信号，要么只能接收置0信号。一旦翻转发生，无论输入端的状态怎样改变，主触发器的状态也不再改变了。QDSDR第4章 触发器图 4.6.2 第4章 触发器例例4.6.3 已知电路如图4.6.3(a)所示，时钟信号CP、A的波形如图4.6.3(b)所示，请画出输出端Q1、Q2的波形，设触发器的初始状态为Q=0。解解 由电路图4.6.3(a)可知(A的上升沿有效)(CP的上升沿有效)同时根据以上三式可画出输出波形如图4.6.3
43、(c)所示。111QDQ121QDQ2QRD第4章 触发器图 4.6.3 第4章 触发器例例4.6.4 已知主从RS触发器的输入端R、S和时钟信号CP的电压波形如图4.6.4(b)所示，试画出Qm和、Q和端对应的电压波形。设触发器的初始状态为Q=0。解解 触发器的输出波形如图4.6.4(b)所示。mQQ第4章 触发器图 4.6.4 第4章 触发器1.写出RS触发器、JK触发器、D触发器、T触发器和触发器的特性方程，并画出它们的状态转换图。2.在时钟信号CP=1的期间，由于干扰的原因使触发器的输入信号经常有变化，此时不能选用()型结构的触发器，而应选用()的触发器。3.请列出图4.7.1所示电路
44、的特性表，并写出Q*的表达式。4.7 自自 我我 检检 测测 题题T第4章 触发器图 4.7.1第4章 触发器4.根据特性方程，外加与非门，试将维持阻塞D触发器转换为JK触发器。5.已知主从RS触发器的输入端R、S和时钟信号CP的电压波形如图4.7.2所示，试画出Q和端对应的电压波形。设触发器的初始状态为Q=0。Q第4章 触发器图 4.7.2 第4章 触发器6.已知主从JK触发器的输入端J、K和时钟信号CP的电压波形如图4.7.3所示，试画出Q和端对应的电压波形。设触发器的初始状态为Q=0。Q图 4.7.3第4章 触发器7.已知边沿JK触发器的输入端J、K和时钟信号CP的电压波形如图4.7.4所示，试画出Q和端对应的电压波形。设触发器的初始状态为Q=1。Q图 4.7.4第4章 触发器8.已知图4.7.5所示各电路，请写出各个触发器次态输出的表达式。图 4.7.5第4章 触发器9.已知加到图4.7.6(a)、(b)、(c)所示电路的CP及输入信号A、B、C的波形，试画出各电路输出端Q1、Q2、Q3的波形。设触发器的初始状态为Q=0。图 4.7.6第4章 触发器10.在图4.7.7(a)所示电路中，若已知输入端A、B信号波形如图4.7.7(b)所示，试画出触发器输出端Q1和Q2的波形，并说明此电路的功能。设触发器的初始状态均为0态。图 4.7.7
