1、第7章集成逻辑门电路简介 第第7章集成逻辑门电路简介章集成逻辑门电路简介 7.1TTL集成逻辑门集成逻辑门 7.2CMOS集成逻辑门电路集成逻辑门电路 本章小结本章小结 习题习题 第7章集成逻辑门电路简介 7.1 TTL集成逻辑门集成逻辑门 TTL集成逻辑门是由双极性晶体三极管构成的集成门电路，它具有工作速度快、抗静电能力强等特点，目前广泛应用于中、小规模的集成电路。7.1.1 TTL与非门与非门1 电路组成电路组成 TTL集成与非门电路及逻辑符号如图7.1 所示，它由输入级、中间级和输出级三部分组成。第7章集成逻辑门电路简介 图7.1 集成与非门电路及逻辑符号（a）电路结构;（b）逻辑符号第
2、7章集成逻辑门电路简介（1）输入级。输入级由多发射极三极管V1和电阻R1组成，其作用是对输入变量A、B、C完成“与”逻辑功能。从逻辑功能上看，图7.2（a）所示的多发射极三极管可以等效为图7.2（b）所示的形式。（2）中间级。中间级由V2、R2和R3组成。V2的集电极和发射极输出两个相位相反的信号，作为V3和V5的驱动信号。（3）输出级。输出级由V3、V4、V5和R4、R5组成，这种电路形式称为推拉式电路。第7章集成逻辑门电路简介 图7.2 多发射极三极管等效电路第7章集成逻辑门电路简介 2.工作原理工作原理(1)输入全部为高电平。当输入A、B、C均为高电平，即UIH=3.6 V时，V1的基极
3、电位足以使V1的集电结和V2、V5的发射结导通。而V2的集电极压降可以使V3导通，但它不能使V4导通。V5由V2提供足够的基极电流而处于饱和状态，因此输出为低电平，即 UO=UOL=UCE50.3 V第7章集成逻辑门电路简介(2)输入至少有一个为低电平。当输入至少有一个为低电平，即UIL=0.3 V时，如A端为低电平，则V1与A端连接的发射结正向导通，从图7.1(a)中可知，V1集电极电位使V2、V5均截止，而V2的集电极电压足以使V3、V4导通，因此输出为高电平：UO=UOHUCCUBE3UBE4=50.70.7=3.6 V第7章集成逻辑门电路简介 综上所述，当输入全为高电平时，输出为低电平
4、，这时V5饱和，电路处于开门状态；当输入端至少有一个为低电平时，输出为高电平，这时V5截止，电路处于关门状态。即输入全为时，输出为；输入有时，输出为。由此可见，电路的输出与输入之间满足与非逻辑关系，即CBAY第7章集成逻辑门电路简介 3.电压传输特性电压传输特性TTL与非门电压传输特性是表示输出电压UO随输入电压UI变化的一条曲线，电压传输特性曲线大致分为四段，如图7.3所示。第7章集成逻辑门电路简介 图7.3 TTL与非门电压传输特性第7章集成逻辑门电路简介 （1）AB段。输入电压UI0.6 V时，V1工作在深度饱和状态，UCES10.1 V，UB20.7 V，故V2、V5截止，V3、V4导
5、通，UO3.6 V为高电平，与非门处于截止状态，所以把AB段称为截止区。（2）BC段。输入电压 0.6 VUI1.3 V时，0.7 VUB21.4 V，V2开始导通，V5仍未导通，V3、V4处于射极输出状态。随着UI的增加，UB2增加，UC2下降，并通过V3、V4使UO也下降。因为UO基本上随UI的增加而线性减小，故把BC段称为线性区。第7章集成逻辑门电路简介(3)CD段。输入电压1.3 VUI1.4 V时，V5开始导通，并随UI的增加趋于饱和，使输出UO为低电平，所以把CD段称为转折区或过渡区。(4)DE段。当UI1.4 V时，V2、V5饱和，V4截止，输出为低电平,与非门处于饱和状态,所以
6、把DE段称为饱和区。第7章集成逻辑门电路简介 4.主要参数主要参数（1）输出高电平UOH和输出低电平UOL。电压传输特性曲线截止区的输出电压为UOH，饱和区的输出电压为UOL。一般产品规定UOH2.4 V，UOL0.4 V。（2）阈值电压Uth。电压传输特性曲线转折区中点所对应的输入电压为Uth，也称门槛电压。一般TTL与非门的Uth1.4 V。第7章集成逻辑门电路简介（3）关门电平UOFF和开门电平UON。保证输出电平为额定高电平（2.7 V左右）时，允许输入低电平的最大值，称为关门电平UOFF。通常UOFF1 V，一般产品要求UOFF0.8 V。保证输出电平达到额定低电平（0.3 V）时，
7、允许输入高电平的最小值，称为开门电平UON。通常UON1.4 V，一般产品要求UON1.8 V。第7章集成逻辑门电路简介（4）噪声容限UNL、UNH。在实际应用中，由于外界干扰、电源波动等原因，可能使输入电平UI偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。噪声容限是用来说明门电路抗干扰能力的参数。低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰（或噪声）电压，用UNL表示，即UNL=UOFFUIL第7章集成逻辑门电路简介 高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入高电平UIH上的最大负向干扰（或噪声）电压，
8、用UNH表示，即UNH=UIHUON第7章集成逻辑门电路简介 (5)扇出系数N。扇出系数是以同一型号的与非门作为负载时，一个与非门能够驱动同类与非门的最大数目，通常N8。(6)平均延迟时间tpd。平均延迟时间指门电路导通传输延迟时间tPHL和截止传输延迟时间tPLH的平均值，即 )(21PHLPLHpdttt第7章集成逻辑门电路简介 7.1.2 集电极开路的集电极开路的 TTL与非门电路（与非门电路（OC门）门）在实际应用中，有时需要将几个逻辑门的输出端直接相连，在输出端直接实现“与”逻辑功能，这种连接方式称为“线与”，如图7.4所示，其逻辑关系为Y=Y1Y2第7章集成逻辑门电路简介 图7.4
9、 实现“线与”功能的电路第7章集成逻辑门电路简介 但是普通TTL逻辑门的输出端是不允许直接相连的，如图7.5所示电路：设门1的输出为高电平（Y1=1），门2的输出为低电平（Y2=0），此时门1的V4管和门2的V5管均饱和导通，这样在电源UCC的作用下将产生很大的电流流过V4、V5管使V4、V5管烧坏，最终导致集成逻辑门损坏。为了满足门电路能直接实现“线与”，又不损坏门电路，人们设计出集电极开路的TTL门电路，又称“OC门”，集电极开路的TTL与非门电路如图 7.6所示。第7章集成逻辑门电路简介 图7.5“线与”存在的问题第7章集成逻辑门电路简介 图7.6 集电极开路的TTL与非门电路（a）电路
10、结构;（b）逻辑符号第7章集成逻辑门电路简介 OC门在使用时必须在输出端与电源之间外接一个适当的电阻RL或其他负载（如发光二极管、继电器等）。OC门在实际应用中除了实现“线与”功能外，还可实现电平转换、驱动显示器件和执行机构等功能。第7章集成逻辑门电路简介 7.1.3 三态门三态门三态门是在普通门电路的基础上附加了控制电路和使能端构成的，它除了具有普通门电路的两种输出状态外，还有第三种状态高阻抗状态。高阻抗状态并不表示逻辑意义上的第三种状态，它只表示在高阻抗状态时，门电路的输出阻抗非常大，输入与输出之间可以视为开路状态，即对外电路不起任何作用。图7.7所示为一个三态与非门电路及其逻辑符号。第7
11、章集成逻辑门电路简介 图7.7 三态与非门电路（a）电路结构;（b）高电平有效逻辑符号;（c）低电平有效逻辑符号 第7章集成逻辑门电路简介 图中A、B为输入端，E为使能端，Y为输出端。当E为高电平时，二极管VD截止，此时三态门和普通与非门一样，即Y=。当E为低电平时，二极管VD导通，使V3的基极为低电平，使V3、V4管截止，E为低电平同时使V2的基极也为低电平，使V2、V5管截止，此时由输出端看进去相当于开路高阻状态。三态门分为使能端低电平有效和高电平有效两种，其功能真值表如表7.1所示。YAB第7章集成逻辑门电路简介 表7.1 三态门功能真值表 第7章集成逻辑门电路简介 7.2 CMOS集成
12、逻辑门电路集成逻辑门电路由于MOS器件具有功耗小、工艺简单、集成度高及抗干扰能力强等优点，因此，在数字系统中，特别是中、大规模集成逻辑电路中得到极为广泛的应用。在MOS管中，有增强型和耗尽型两类，又有N沟道MOS（NMOS）管和P沟道MOS（PMOS）管之分，由增强型NMOS管和PMOS管组成的互补电路简称为CMOS电路。下面介绍几种常用的CMOS集成逻辑门电路。第7章集成逻辑门电路简介 7.2.1 CMOS与非门电路与非门电路图7.8所示是一个两输入的CMOS与非门电路。图中V1、V2管为驱动管，V3、V4管为负载管，A、B为输入端，Y为输出端。当输入端A、B全为高电平时，驱动管V1、V2导
13、通，负载管V3、V4均截止，输出为低电平（Y=0）。当输入端A、B有一个或两个都为低电平时，驱动管V1、V2至少有一个管子截止，负载管V3、V4有一个管子导通，输出为高电平（Y=1）,所以输出Y与输入A、B的逻辑关系为与非逻辑，即YAB第7章集成逻辑门电路简介 图7.8 CMOS与非门电路第7章集成逻辑门电路简介 7.2.2 CMOS或非门电路或非门电路图7.9所示为一个两输入的CMOS或非门电路。当两个输入端A、B均为低电平时，驱动管V1、V2截止，负载管V3、V4导通，输出Y为高电平；当A、B两个输入中至少有一个为高电平时，V1、V2管中至少有一个导通，而V3、V4中也至少有一个截止，输出
14、为低电平。电路的逻辑关系为或非逻辑，即BAY第7章集成逻辑门电路简介 图7.9 CMOS或非门电路第7章集成逻辑门电路简介 7.2.3 CMOS传输门和模拟开关传输门和模拟开关 传输门是数字电路用来传输信号的一种基本单元电路，其电路结构和逻辑符号如图7.10所示。第7章集成逻辑门电路简介 图7.10 CMOS传输门电路（a）电路结构;（b）逻辑符号第7章集成逻辑门电路简介 传输门是由一个增强型NMOS管和一个增强型PMOS管并联构成的。A、Y为数据传输端，E、为控制端（使能端）。当控制信号E=1(=0)时，输入信号UI接近于UDD，则UGS1UDD，故V1截止，V2导通；如输入信号UI接近0，
15、则V1导通，V2截止；如果UI接近UDD/2，则V1、V2同时导通。所以，传输门相当于接通的开关，通过不同的管子连续向输出端传送信号。反之，当E=0（=1）时，只要UI在0UDD之间，则V1、V2都截止，传输门相当于断开的开关。EEE第7章集成逻辑门电路简介 因为MOS管的结构是对称的，源极和漏极可以互换使用，所以CMOS传输门具有双向性，又称双向开关，用TG表示。由一个传输门和一个非门组合起来可以构成一个模拟开关，如图7.11所示。当E=1时，传输门导通；当E=0时，传输门截止。第7章集成逻辑门电路简介 图7.11 模拟开关第7章集成逻辑门电路简介 本本 章章 小小 结结 集成逻辑门电路中应
16、用最为广泛的是TTL门电路和CMOS门电路。了解和掌握它们的功能和外特性对于正确使用集成逻辑门电路尤为重要。TTL电路的主要优点是工作速度快、驱动能力强；缺点是功耗大、输入电阻小、噪声容限小等。CMOS电路的主要优点是输入电阻大、功耗小、集成度高等，缺点是工作速度较慢、驱动能力较差等。OC门在使用时可以实现“线与”，进行“线与”时必须在输出端与电源之间外接一个适当的电阻RL或其他负载（如发光二极管、继电器等）。第7章集成逻辑门电路简介 习习 题题7.1 有两个同型号的TTL与非门器件，若器件A的开门电平UON=1.6 V，器件B的开门电平UON=1.4 V，试问：哪个器件的高电平噪声容限大?为
17、什么？7.2 有两个同型号的TTL与非门器件，若器件A的关门电平UOFF=0.9 V，器件B的关门电平UOFF=1.1 V，试问：哪个器件的低电平噪声容限大?为什么？7.3 三态门和与非门有哪些区别？第7章集成逻辑门电路简介 7.4 已知电路和输入信号的波形如图7.12所示，信号的重复频率为1 MHz，每个门的平均延迟时间tpd=20 ns，试画出：（1）不考虑tpd影响时的波形；（2）考虑tpd影响时的波形。第7章集成逻辑门电路简介 图7.12 题7.4图第7章集成逻辑门电路简介 7.5 电路如图7.13所示。（1）分别写出Y1、Y2、Y3、Y4的逻辑函数表达式；（2）若已知A、B、C的波形，试分别画出Y1、Y2、Y3、Y4的波形图。第7章集成逻辑门电路简介 图7.13 题7.5图
