1、第2章 微处理器及其结构第2章 微处理器及其结构2.1 微处理器的发展概微处理器的发展概况况2.2 微处理器的功能结微处理器的功能结构构习题习题2第2章 微处理器及其结构2.1 微处理器的发展概况微处理器的发展概况2.1.1 微处理器的发展微处理器的发展由于集成电路工艺和计算机技术的发展，20世纪60年代末和70年代初，袖珍计算机得到了普遍的应用。1971年10月，美国Intel公司首先推出Intel 4004微处理器。这是实现4位并行运算的单片处理器，构成运算器和控制器的所有元件都集成在一片大规模集成电路芯片上。这是世界上第一片微处理器。第2章 微处理器及其结构1微处理器的发展历史微处理器的
2、发展历史从1971年第一片微处理器推出至今30多年的时间里，微处理器经历了四代的发展。第一代，1971年开始，是4位微处理器和低档8位微处理器的时期。第二代，1973年开始，是8位微处理器的时期。第三代，1978年开始，是16位微处理器的时期。第四代，1981年开始，是32位微处理器的时期。第2章 微处理器及其结构自Intel 80386芯片推出以来，又出现了许多高性能的32位及64位微处理器，如Motorola的MC68030、MC68040，AMD公司的K6-2、K6-3、K7以及Intel的80486、Pentium、Pentium、Pentium、Pentium 4以及酷睿i系列的多核
3、微处理器等。第2章 微处理器及其结构2.微处理器的发展趋势微处理器的发展趋势目前微型计算机基本上是沿着两个方向发展：一是生产性能更好的单片机及4位、8位微型计算机，主要是面向要求低成本的家电、传统工业改造及普及教育等，其特点是专用化、多功能、可靠性好；二是发展16位、32位、64位微型计算机，面向更加复杂的数据处理、OA、DA科学计算等，其特点是大量采用最新技术成果，在IC技术、体系结构等方面，向高性能、多功能的方向发展。下面主要介绍一下高档微处理器技术发展的一些趋势。第2章 微处理器及其结构1)多级流水线结构在一般的微处理器中，在一个总线周期(或一个机器周期)未执行完以前，地址总线上的地址是
4、不能更新的。2)芯片上存储管理技术该技术是把存储器管理部件与微处理器集成在一个芯片上。目前把数据高速缓存、指令高速缓存与MMU(存储器管理单元)结合在一起的趋势已十分明显，这样可以减少CPU的访问时间，减轻总线的负担。第2章 微处理器及其结构3)虚拟存储管理技术该技术已成为当前微处理器存储器管理中的一个重要技术，它允许用户将外存看成是主存储器的扩充，即模拟一个比实际主存储器大得多的存储系统，而且它的操作过程是完全透明的。第2章 微处理器及其结构4)并行处理的哈佛(HarVard)结构为了克服MPU数据总线宽度的限制，尤其是在单处理器情况下，进一步提高微处理器的处理速度，采用高度并行处理技术Ha
5、rVard结构已成为引人注目的趋势。哈佛结构的基本特性是：采用多个内部数据/地址总线；将数据和指令缓存的存取分开；使MMU和转换后援缓冲存储器(TLB)与CPU实现并行操作。该结构是一种非冯诺依曼结构。第2章 微处理器及其结构5)RISC结构所谓RISC结构就是简化指令集的微处理器结构。其指导思想是在微处理器芯片中，将那些不常用的由硬件实现的复杂指令改由软件来实现，而硬件只支持常用的简单指令。这种方法可以大大减少硬件的复杂程度，并显著地减少处理器芯片的逻辑门个数，从而提高处理器的总性能。第2章 微处理器及其结构6)整片集成技术(Wafer scale Integration)目前高档微处理器已
6、基本转向CMOS VLS工艺，集成度已突破千万晶体管大关。一个令人瞩目的动向是新一代的微处理器芯片已将更多的功能部件集成在一起，并做在一个芯片上。目前在一个MPU的芯片上已实现了芯片上的存储管理、高速缓存、浮点协处理器部件、通信I/O接口、时钟定时器等。同时，单芯片多处理器并行处理技术也已由不少厂家研制出来。第2章 微处理器及其结构2.1.2 微处理器简介微处理器简介1Intel 8086微处理器微处理器8086微处理器是美国Intel公司1978年推出的一种高性能的16位微处理器，它采用硅栅HMOS工艺制造，在1.45 cm2单个硅片上集成了29 000个晶体管。它一问世就显示出了强大的生命
7、力，以它为核心组成的微机系统，其性能已达到中、高档小型计算机的水平。它具有丰富的指令系统，采用多级中断技术、多重寻址方式、多重数据处理形式、段式存储器结构和硬件乘除法运算电路，增加了预取指令的队列寄存器等，使其性能大为增强。第2章 微处理器及其结构2.Intel 80386微处理器微处理器1985年，Intel公司推出了第一个32位微处理器80386DX，它是对808680286微处理器的彻底改进，它的数据总线和内存地址都是32位的，寻址空间可达4GB。1988年，Intel公司推出了外部总线为16位的微处理器80386SX，寻址空间为16MB，含16位数据总线和24位地址总线。80386还有
8、一些版本，如80386SL/80386SLC，寻址空间为16 MB，含16位数据总线和25位地址总线，80386SLC还包含了一个内部高速缓冲存储器，以便于高速处理数据。第2章 微处理器及其结构3.Intel 80486微处理器微处理器80486是Intel公司1989年推出的一种与80386完全兼容但功能更强的32位微处理器，它采用了一系列新技术来增强微处理功能。如，对80386核心硬件进行改进，采用RISC(精简指令系统计算机)技术来加快指令的执行速度；增强总线接口部件，加快CPU从主存中存取信息的速度；把浮点运算协处理器部件、高速缓存及其控制器部件集成到主处理器芯片内加快信息的传送与处理
9、性能。由于在上述功能上的各种改进，使得80486微处理器的性能要比带一个80387浮点运算协处理器的80386DX微处理器速度提高近4倍。第2章 微处理器及其结构在Intel 80486微处理器系列中，拥有不同档次的产品：(1)Intel 80486DX。它是Intel 80486微处理器系列的一个最初成员，具有80486微处理器体系结构的各种基本特点。该芯片除包含CPU部件外，还集成了一个浮点运算协处理器部件、一个8 KB的高速缓冲存储器部件及高速缓存控制器部件。(2)Intel 80486SX。它是80486系列的一个低价格微处理器芯片，内部结构与80486DX基本相同，但不包含浮点运算协
10、处理器部件，外部数据总线引脚也只有16位。第2章 微处理器及其结构(3)Intel 80486DX2。它是一个增强型80486芯片，内部结构与80486DX相同，但内部采用了单倍频时钟技术，使得微处理器能以外部时钟振荡器频率速度来工作(而以前则以分频速度工作)。这一技术使80486DX2的工作频率比80486DX提高了近一倍。(4)Intel 80486DX4。它也是一个增强型的80486芯片。它不但以80486DX的4倍工作频率来运行，而且采用了容量更大的片内高速缓冲存储器(16KB)，芯片的工作电压也降低为3.3 V。这样使得80486的运行速度更快，Cache的命中率更高，CPU与主存信
11、息的交换速度更快，而芯片功耗则大大降低。第2章 微处理器及其结构4.Intel 奔腾奔腾(Pentium)微处理器微处理器Pentium微处理器是Intel公司1993年推出的80 x86系列微处理器的第五代产品，其性能比它的前一代产品又有较大幅度的提高，但它仍保持与8086、80286、80386、80486兼容。Pentium微处理器芯片规模在80486芯片的基础上大大提高，除了基本的CPU电路外，还集成了16KB的高速缓存和浮点协处理器，集成度高达310万个晶体管。芯片管脚增加到270多条，其中外部数据总线为64位，在一个总线周期内，数据传输量比80486增加了一倍；地址总线为36位，可
12、寻址的物理地址空间可达64 GB。第2章 微处理器及其结构5.Intel Pentium微处理器微处理器Pentium系列CPU是Intel公司在推出Pentium MMX系列后又一个新的系列产品，它是Pentium Pro的改进型，它的核心其实就是Pentium Pro+MMX，它支持MMX技术，同时将L1 Cache 提高到32KB，并采用了独立双重总线结构，在速度上大幅度提高了运行频率。Pentium另外一个重大改进是抛弃了原来的Socket7接口，采用了新的Slot1插槽接口、SEC板卡封装，这不但使其获得了更大的内部总线宽度，也使其他产品无法与其兼容。第2章 微处理器及其结构6.In
13、tel Pentium微处理器微处理器Pentium CPU是Intel公司1999年第一季度新产品，首批产品代号为“Katmai”，产品设计上仍保持了0.25m、半速512 KB Cache和Slot1接口技术。它最重要的改进是采用了SSE(Streaming SIMD Extensions，数据流单指令多数据扩展)指令，以增强三维和浮点的运算能力，并在设计中考虑了互联网的应用。它的另一个特点是处理器中包含了序列号，每个Pentium 处理器都有一个特定的号码，用户既可以用它对机器进行认证，也可以用它进行加密，以提高应用的保密性。第2章 微处理器及其结构7.Intel Pentium 4微处
14、理器微处理器Intel公司于2000年11月20日正式推出Pentium 4微处理器。Pentium 4的运行速度为1.4 GHz或1.5 GHz，目前已提升到3.0 GHz以上。Pentium 4采用0.18 m工艺的半导体制造技术，晶体管数为4200万个，是Pentium 的1.5倍。这种新型的处理器主要是针对互联网应用而设计的，其L1 Cache为8 KB，L2 Cache为256 KB，采用423针的新型PC-BGA封装。第2章 微处理器及其结构2.2 微处理器的功能结构微处理器的功能结构2.2.1 微处理器的典型结构微处理器的典型结构一个典型的也是原始意义上的微处理器的结构如图2.1
15、所示。由图可见，微处理器主要由三部分组成，它们是：(1)运算器：包括算术逻辑单元(ALU)，用来对数据进行算术和逻辑运算，运算结果的一些特征由标志寄存器储存。第2章 微处理器及其结构(2)控制器：包括指令寄存器、指令译码器以及定时与控制电路。根据指令译码的结果，以一定时序发出相应的控制信号，用来控制指令的执行。(3)寄存器阵列：包括一组通用寄存器和专用寄存器。通用寄存器用来临时存放参与运算的数据，专用寄存器通常有指令指针IP(或程序计数器PC)和堆栈指针SP等。在微处理器内部，这三部分之间的信息交换是采用总线结构来实现的，总线是各组件之间信息传输的公共通路，这里的总线称为“内部数据线”(或称“
16、片内总线”)，用户无法直接控制内部总线的工作，因此内部总线是透明的。第2章 微处理器及其结构图2.1 微处理器的典型结构第2章 微处理器及其结构2.2.2 Intel 8086微处理器功能结构微处理器功能结构1.8086 CPU的内部结构的内部结构8086 CPU内部结构如图2.2所示。按功能可分为两部分：总线接口单元(BIU，Bus Interface Unit)和执行单元(EU，Execution Unit)。第2章 微处理器及其结构图2.2 8086 CPU内部结构示意图第2章 微处理器及其结构 1)总线接口单元(BIU)BIU是8086 CPU在存储器和I/O设备之间的接口部件，负责对
17、全部引脚的操作，即8086对存储器和I/O设备的所有操作都是由BIU完成的。所有对外部总线的操作都必须有正确的地址和适当的控制信号，BIU中的各部件主要是围绕这个目标设计的。第2章 微处理器及其结构它提供了16位双向数据总线、20位地址总线和若干条控制总线，其具体任务是：负责从内存单元中预取指令，并将它们送到指令队列缓冲器暂存。CPU执行指令时，总线接口单元要配合执行单元，从指定的内存单元或I/O端口中取出数据传送给执行单元，或者把执行单元的处理结果传送到指定的内存单元或I/O端口中。第2章 微处理器及其结构 BIU由20位地址加法器、4个段寄存器、16位指令指针IP、指令队列缓冲器和总线控制
18、逻辑电路等组成。(1)地址加法器和段寄存器。8086 CPU的20位地址线可直接寻址1MB存储器物理空间，但CPU内部寄存器均为16位的寄存器。图2.3就表现了这一物理地址的形成过程。第2章 微处理器及其结构图2.3 物理地址形成过程第2章 微处理器及其结构(2)16位指令指针IP(Instruction Pointer)。指令指针IP用来存放下一条要执行指令在代码段中的偏移地址，它只有和CS相结合，才能形成指向指令存放单元的物理地址。在程序运行中，IP的内容由BIU自动修改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。程序没有直接访问IP的指令，但通过某些指令可以修改它的内容。第2
19、章 微处理器及其结构(3)指令队列缓冲器。当EU正在执行指令，且不需占用总线时，BIU会自动地进行预取指令操作，将所取得的指令按先后次序存入一个6字节的指令队列寄存器，该队列寄存器按“先进先出”的方式工作，并按顺序取到EU中执行。其操作遵循下列原则：每当指令队列缓冲器中存满一条指令后，EU就立即开始执行。每当BIU发现队列中空了两个字节时，就会自动地寻找空闲的总线周期进行预取指令操作，直到填满为止。第2章 微处理器及其结构 每当EU执行一条转移、调用或返回指令后，就要清除指令队列缓冲器，并要求BIU从新的地址开始取指令，新取的第一条指令将直接经指令队列缓冲器送到EU去执行，并在新地址基础上再作
20、预取指令操作，实现程序段的转移。第2章 微处理器及其结构(4)总线控制逻辑电路。总线控制逻辑电路将8086 CPU的内部总线和外部总线相连，是8086 CPU与内存单元或I/O端口进行数据交换的必经之路。它包括16位数据总线、20位地址总线和若干条控制总线，CPU通过这些总线与外部取得联系，从而构成各种规模的8086微型计算机系统。第2章 微处理器及其结构 2)执行单元EU执行单元中包含1个16位的运算器ALU、8个16位的寄存器、1个16位标志寄存器FLAGS、1个数据暂存寄存器和执行单元的控制电路，也就是说它已经包含了微处理机的三个基本部件。这个单元进行所有指令的解释和执行，同时管理上述有
21、关的寄存器。(1)算术逻辑运算单元(ALU)。它是1个16位的运算器，可用于8位、16位二进制算术和逻辑运算，也可按指令的寻址方式计算寻址存储器所需的16位偏移量。第2章 微处理器及其结构(2)标志寄存器(FLAGS)。它是1个16位的寄存器，用来反映CPU运算的状态特征和存放某些控制标志。(3)运算暂存器。它协助ALU完成运算，暂存参加运算的数据。(4)通用寄存器组。它包括4个16位的数据寄存器AX、BX、CX、DX和4个16位指针与变址寄存器SP、BP与SI、DI。(5)EU控制电路。它负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条
22、指令规定的功能。第2章 微处理器及其结构 2.8086 CPU的内部寄存器的内部寄存器8086微处理器内部共有14个16位寄存器，包括通用寄存器、指针与变址寄存器、段寄存器、指令指针与标志寄存器。8086 CPU内部寄存器如图2.4所示。第2章 微处理器及其结构图2.4 8086 CPU内部寄存器第2章 微处理器及其结构 1)通用寄存器通用寄存器又称数据寄存器，既可作为16位数据寄存器使用，也可作为2个8位数据寄存器使用。当用作16位时，称为AX、BX、CX、DX。当用作8位时，AH、BH、CH、DH存放高字节，AL、BL、CL、DL存放低字节，并且可独立寻址。这样，4个16位寄存器就可当做8
23、个8位寄存器来使用。第2章 微处理器及其结构 2)段寄存器因为8086 CPU有20位地址总线，它可寻址的存储空间为1MB，8086指令给出的地址编码只有16位，指令指针和变址寄存器也都是16位的，所以CPU不能直接寻址1MB空间。为此采用分段管理，即8086用一组段寄存器将这1MB存储空间分成若干个逻辑段，每个逻辑段长度小于等于64KB，用4个16位的段寄存器分别存放各个段的起始地址(又称段基址)，8086的指令能直接访问这4个段寄存器。第2章 微处理器及其结构 3)地址指针与变址寄存器参与地址运算的主要是地址指针与变址寄存器组中的4个寄存器，地址指针与变址寄存器都是16位寄存器，一般用来存
24、放地址的偏移量(即相对于段起始地址的距离)。在BIU的地址器中，与左移4位后的段寄存器内容相加产生20位的物理地址。堆栈指针SP用以指出在堆栈段中当前栈顶的地址。入栈(PUSH)和出栈(POP)指令由SP给出栈顶的偏移地址。基址指针BP指出要处理的数据在堆栈段中的基地址，故称为基址指针寄存器。变址寄存器SI和DI用来存放当前数据段中某个单元的偏移量。第2章 微处理器及其结构 4)指令指针与标志寄存器指令指针IP的功能跟Z80 CPU中的程序计数器PC的功能类似。正常运行时，IP中存放的是BIU要取的下一条指令的偏移地址。它具有自动加1功能，每当执行一次取指令操作时，它将自动加1，使它指向要取的
25、下一内存单元，每取一个字节后IP内容加1，而取一个字后IP内容则加2。某些指令可使IP值改变，某些指令还可使IP值压入堆栈或从堆栈中弹出。第2章 微处理器及其结构标志寄存器FLAGS是16位的寄存器，8086共使用了9个有效位，标志寄存器格式如图2.5所示。其中的6位是状态标志位，3位为控制标志位。状态标志位是当一些指令执行后，表征所产生数据的一些特征。而控制标志位则可以由程序写入，以达到控制处理机状态或程序执行方式的表征。图2.5 标志寄存器格式D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0 OFDFIFTFSFZF AF PF CF第2章 微处理器及其结构(1
26、)6个状态标志位的功能分别叙述如下：CF(Carry Flag)进位标志位。当执行一个加法(或减法)运算，使最高位产生进位(或借位)时，CF为1；否则为0。PF(Parity Flag)奇偶标志位。该标志位反映运算结果中1的个数是偶数还是奇数。当指令执行结果的低8位中含有偶数个1时，PF=1；否则PF=0。AF(Auxiliary carry Flag)辅助进位标志位。当执行一个加法(或减法)运算，使结果的低4位向高4位有进位(或借位)时，AF=1；否则AF=0。第2章 微处理器及其结构 ZF(Zero Flag)零标志位。若当前的运算结果为零，ZF=1；否则ZF=0。SF(Sign Flag
27、)符号标志位。它和运算结果的最高位相同。OF(Overflow Flag)溢出标志位。当补码运算有溢出时，OF=1；否则OF=0。第2章 微处理器及其结构(2)3个控制标志位用来控制CPU的操作，由指令进行置位和复位。DF(Direction Flag)方向标志位。它用以指定字符串处理时的方向，当该位置“1”时，字符串以递减顺序处理，即地址以从高到低顺序递减。反之，则以递增顺序处理。IF(Interrupt enable Flag)中断允许标志位。它用来控制8086是否允许接收外部中断请求。若IF=1，8086能响应外部中断，反之则不响应外部中断。注意：IF的状态不影响非屏蔽中断请求(NMI)
28、和CPU内部中断请求。第2章 微处理器及其结构3.8086 CPU的存储器和的存储器和I/O端口端口1)8086的存储器组织及其寻址8086 CPU能寻址1 MB的存储单元，在此存储空间中是以8位为一个字节顺序排序存放的。每一字节用唯一的一个地址码标识，地址码是一个不带符号的整数，其地址范围为02201，但习惯用十六进制数表示，即00000HFFFFFH。将存储器空间按字节地址号顺序排列的方式称“字节编址”。第2章 微处理器及其结构图2.6所示为8086系统的存储器结构。1MB存储器分为两个库，每个库的容量都是512KB。其中和数据总线D15D8相连的库全部由奇地址单元组成，称为高字节库或奇地
29、址库，利用信号低电平作为此库的选择信号；另一个库和数据总线D7D0相连，由偶地址单元组成，称为低字节库或偶地址库，利用地址线A0=0(低电平)作为此库的选择信号。所以只有A19A1共19个地址线用来作为两个库内的存储单元的寻址信号。表2-1给出与A0相配合可能进行的操作。第2章 微处理器及其结构图2.6 8086系统的存储器结构第2章 微处理器及其结构第2章 微处理器及其结构2)存储器的分段结构和物理地址的形成(1)存储器的分段结构。8086 CPU为了寻址1MB的存储空间，采用了分段的形式，即将1 MB的存储空间分成若干个逻辑段，而4个当前逻辑段的基地址设置在CPU内的4个段寄存器中，即代码
30、段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。逻辑段之间可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个逻辑段或多个逻辑段。第2章 微处理器及其结构(2)物理地址的形成。物理地址是指CPU和存储器进行数据交换时实际所使用的地址，而逻辑地址是程序使用的地址。物理地址由两部分组成：段基址(段起始地址高16位)和偏移地址。前者由段寄存器给出，后者是指存储单元所在的位置离段起始地址的偏移距离。第2章 微处理器及其结构3)8086的I/O端口8086系统和外部设备之间都是由I/O接口电路来联系的，每个I/O接口都有一个端口或几个端口。在微机系统中给每个端口分配一个地址
31、，称为端口地址。一个端口通常为I/O接口电路内部的一个寄存器或一组寄存器。第2章 微处理器及其结构2.2.3 Intel 80486微处理器功能结构微处理器功能结构1.80486 CPU的基本结构的基本结构80486芯片的内部结构由总线接口、高速缓存、指令预取、指令译码、控制和保护测试、算术逻辑运算、浮点运算、分段和分页九大部件组成。这些部件可重叠工作，并构成五级流水线的指令处理，如图2.7所示。第2章 微处理器及其结构图2.7 80486内部结构第2章 微处理器及其结构第2章 微处理器及其结构1)总线接口部件总线接口部件负责微处理器的内部单元与外部数据总线之间的信息交换(如取指令、数据传送)
32、，并产生相应的总线周期控制信号。在内部，它通过三个32位内部总线与指令预取部件和高速缓存部件相互通信；在外部，它负责微处理器的内部单元与外部数据总线之间的信息交换，并产生总线周期的各种控制信号。第2章 微处理器及其结构2)高速缓存部件80486微处理器芯片内部集成了一个8 KB容量的高速缓冲存储器(Cache)，它用来存放CPU最近要使用的指令和数据，其结构为四路组相联Cache。这个片内Cache既可存放数据，又可存放指令，加快了微处理器访问主存的速度，并减轻了系统总线的负载。第2章 微处理器及其结构3)指令预取部件指令预取部件负责从高速缓存中取出指令并放入指令队列，使微处理器的其他部件无需
33、等待，即可从队列中取出指令进行处理。当系统总线空闲时，指令预取部件就从高速缓存存储器中取出下几条将要运行的指令，并依次存放在指令预取部件的队列缓冲区内，直到装满为止。该缓冲区容量为32字节。第2章 微处理器及其结构4)指令译码部件指令译码部件负责从指令预取队列中取出指令进行译码，并转换成指令的微码入口地址和指令寻址信息，存放在译码器的队列中，直到控制器部件把它们取走为止。译码器队列可同时存放三条指令的译码信息。当指令的译码信息从译码器队列取出后，微码地址送控制器，而寻址信息送存储器管理部件。第2章 微处理器及其结构5)控制和保护测试部件控制和保护测试部件负责从指令译码器队列中取出指令微码地址，
34、并解释执行该指令微码。控制器内的控制ROM包含着微处理器指令的微码，它们是一组常驻在微处理器内部ROM的低级命令，用来产生对各部件实际操作所需的一系列控制信号。微处理器的每一条指令都有一组相应的微码，译码器产生的微码入口地址就是指向该组命令的地址。第2章 微处理器及其结构6)算术逻辑运算部件算术逻辑运算部件负责执行控制器所规定的算术与逻辑运算。它包括运算逻辑单元ALU、8个通用寄存器、若干个专用寄存器和一个桶形移位寄存器。算术逻辑运算部件可以通过内部的64位数据总线与高速缓存部件、浮点运算部件、分段部件进行信息交换。桶形移位寄存器单元可加快移位指令、乘除运算指令的执行。第2章 微处理器及其结构
35、7)浮点运算部件浮点运算部件是专门用来完成实数和复杂运算的处理单元。它不但能处理一般的实数运算，还能完成对数、指数、三角几何等复杂函数运算。浮点运算部件集成在芯片内部，可以与其他单元部件互相通信，而且还能与算术逻辑运算部件并行操作。第2章 微处理器及其结构8)分段部件与分页部件在80486微处理器芯片内设有一个存储器管理部件MMU，它由分段部件与分页部件组成。分段部件用来把指令给出的逻辑地址转换成线性地址，并对逻辑地址空间进行管理，实现多任务之间存储器空间的隔离和保护，同时也实现了指令和数据区的再定位。分页部件用来把线性地址转换成物理地址，并对物理地址空间进行管理，实现虚拟存储器。分页部件内还
36、有一个称为后援缓冲器(TLB)的超高速缓存，TLB存有32个最新使用页的表项内容(线性页号和物理页号)，它作为页地址变换机构的快表。第2章 微处理器及其结构2.80486 CPU的内部寄存器的内部寄存器80486 CPU的内部寄存器包括了80386和80387的全部寄存器，并且兼容以前的8086、80286的寄存器。80486寄存器可分为三大类，如表2-2所示。基本结构寄存器组和浮点寄存器组可由应用程序访问，而系统级寄存器组仅能由系统程序访问，并且它的特权级必须为零级。第2章 微处理器及其结构第2章 微处理器及其结构1)通用寄存器80486共有8个32位的通用寄存器，包括累加器EAX、基址寄存
37、器EBX、计数寄存器ECX、数据寄存器EDX、源变址寄存器ESI、目的变址寄存器EDI、基址指针寄存器EBP和堆栈指针寄存器ESP，这些通用寄存器用于保存数据或地址位移量。第2章 微处理器及其结构2)指令指针寄存器指令指针寄存器是一个32位寄存器，命名为EIP。它用于保存下一条指令相对于段基址的偏移值。EIP的低16位也是一个16位指令指针寄存器，命名为IP，提供给16位寻址使用。第2章 微处理器及其结构 3)标志寄存器标志寄存器是一个32位的寄存器，命名为EFLAGS，如图2.8所示。EFLAGS的状态位用来反映80486算术逻辑运算结果的特征状态，控制位则用来控制指令的执行操作。D31D1
38、9D18D17D16D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0 ACVMRF NFIOPLOFDFIFTFSFZF AF PF CF第2章 微处理器及其结构AC对准标志位。当该位被置为1，并且CR0寄存器的AM位也置为1时，CPU将在访问存储器操作数时，对其地址按字、双字或4字进行对准检查。若CPU发现在访问存储器操作数未按边界对准，则产生一个异常中断17错误报告。当AC位为0时，不进行对准检查。VM虚拟8086方式标志位。在保护模式下，当VM被置1时，微处理器工作方式转换为虚拟8086方式。若该标志位清零，则微处理器将返回到正常保护方式。第2章 微处理器及其
39、结构RF恢复标志位。它与调试寄存器的断点一起使用，以保证不重复处理断点。若RF被置为1时，则使遇到断点或调试故障均被忽略。一旦成功地执行一条指令后，RF位自动被复位(IRET、POPF、JMP、CALL、INT指令除外)。NF任务嵌套标志位。用来表示当前的任务是否嵌套在另一任务内。当NF被置为1时，表明当前任务嵌套在前一个任务中，如果执行IRET指令，则转换到前一个任务；否则，表明无任务嵌套。IOPLI/O特权级标志位。这两位用于保护方式，取值范围为0、1、2和3共四个值，它规定了执行I/O指令的四个特权级。第2章 微处理器及其结构4)段寄存器与8086相比，80486除具有CS、DS、SS、
40、ES寄存器外，又增加了FS和GS两个新的16位寄存器，以支持对附加数据段的访问。这样，80486在任一时刻可以访问代码段、数据段、堆栈段和三个附加数据段的六个当前存储段。第2章 微处理器及其结构80486对存储器段的访问不再用8086简单的段管理机制，而采用较复杂的段描述符管理机制。80486为每个存储段都定义了一个8字节长的数据结构，用来说明段的基址、段的界限长度和段的访问控制属性，该数据结构称为段描述符。系统把有关的段描述符放在一起并构成一个系统表，该表称为段描述符表。CPU若要访问存储段内的信息，首先要从系统的段描述符表中取得该段的描述符，然后根据描述符提供的段基址、段界限和段访问控制属
41、性等信息去访问段内数据，如图2.9所示。第2章 微处理器及其结构图2.9 段描述符存储管理第2章 微处理器及其结构5)系统地址寄存器80486有四个系统地址寄存器，它们用来保存系统描述符表所在存储段的基址、界限和段属性信息。系统描述符表主要有如下四种：(1)全局描述符表GDT(Global Descriptor Table)：用于存放操作系统和各任务公用的描述符。如公用的数据和代码段描述符、各任务的TSS描述符和LDT描述符等。(2)局部描述符表LDT(Local Descriptor Table)：用于存放各个任务私有的描述符，如本任务的代码段描述符和数据段描述符等。第2章 微处理器及其结构
42、(3)中断描述符表IDT(Interrupt Descriptor Table)：用于存放系统中断描述符。(4)任务状态段TSS(Task State Segment)：用来存放各个任务的私有运行状态信息描述符。这些系统描述符表在存储器中的段基地址和界限(大小)由系统地址寄存器指定，如图2.10所示。第2章 微处理器及其结构图2.10 系统地址寄存器第2章 微处理器及其结构6)控制寄存器80486有四个32位的控制寄存器CR0CR3，它们的作用是保存全局性的机器状态和设置控制位，如图2.11所示。图2.11 80486控制寄存器第2章 微处理器及其结构(1)CR0控制寄存器。CR0的低16位也
43、称为机器的状态字MSW，与80286的MSW保持兼容。CR0的所有控制状态位可分为如下几类：工作模式控制位：PG、PE；片内高速缓存控制位：CD、NW；浮点运算控制位：TS、EM、MP、NE；对准控制位：AM；页的写保护控制位：WP。第2章 微处理器及其结构下面对这些控制位的功能进行简要说明：PE保护方式允许位。当该位被置1时，CPU将转移到保护方式工作，允许给段实施保护。若PE位被清0，则CPU返回到实地址方式工作。MP监视协处理器控制位。当该位被置1时，表示有协处理器；否则，表示无协处理器。EM仿真协处理器控制位。当该位被置1时，表示用软件仿真协处理器，若这时CPU遇到浮点指令，则产生故障
44、中断7。如果EM=0，则浮点指令将被执行。第2章 微处理器及其结构TS任务转换控制位。每当进行任务转换时，由CPU自动将TS置1。NE数字异常中断控制位。当该位被置1时，若执行浮点指令时发生故障，则进入异常中断16处理；否则，进入外部中断处理。WP写保护控制位。当该位被置1时，将对系统程序读取的专用页进行写保护。AM对准屏蔽控制位。当该位被置1时，并且EFLAGS的AC位有效时，将对存储器操作进行对准检查；否则，不进行对准检查。第2章 微处理器及其结构 NW通写控制位。当该位被清0时，表示允许Cache通写，即所有命中Cache的写操作不仅要写Cache，同时也要写主存储器；否则，禁止Cach
45、e通写。CD高速缓存允许控制位。当该位被置1，高速缓存未命中时，不允许填充高速缓存；否则，高速缓存未命中时，允许填充高速缓存。PG允许分页控制位。当该位被置1时，允许分页；否则，禁止分页。第2章 微处理器及其结构(2)CR1控制寄存器。CR1保留给将来的Intel微处理器使用。(3)CR2控制寄存器。CR2为页故障线性地址寄存器，它保存的是最后出现页故障的32位线性地址。(4)CR3控制寄存器。CR3中的高20位为页目录表的基地址寄存器，CR3中的PWT和PCD位是与高速缓存有关的控制位，它们用来确定以页为单位进行高速缓存的有效性。第2章 微处理器及其结构 7)测试寄存器80486有5个测试寄
46、存器，TR3TR5用于高速缓存的测试操作(测试数据、测试状态、测试控制)，TR6、TR7则用于页部件的测试操作(测试控制、测试状态)。8)调试寄存器80486有8个32位的调试寄存器，这8个调试寄存器支持80486微处理器的调试功能。其中，DR0DR3用来设置4个断点的线性地址，DR6用来存放断点的状态，DR7用于设置断点控制，而DR4和DR5则是Intel公司保留以后使用。第2章 微处理器及其结构2.2.4 Pentium微处理器功能结构微处理器功能结构1.Pentium微处理器基本结构微处理器基本结构Pentium微处理器的功能结构框图如图2.12所示。第2章 微处理器及其结构图2.12
47、Pentium微处理器的功能结构框图第2章 微处理器及其结构 1)超标量体系结构Pentium微处理器具有三条指令执行流水线：两条独立的整数指令流水线(分别称为U流水线与V流水线)与一条浮点指令流水线。两条整数指令流水线都拥有它们独立的算术逻辑运算部件、地址生成逻辑和高速数据缓存接口。Pentium微处理器的整数指令流水线与80486相似，也具有指令预取、指令译码、生成地址和取操作数、指令执行、写操作数五级。每一级处理需要一个时钟周期。当流水线装满时，指令流水线以每个时钟周期一条指令的速度执行。第2章 微处理器及其结构 2)浮点指令流水线与浮点指令部件浮点指令流水线具有8级，实际上它是U流水线
48、的扩充。U流水线的前4级用来准备一条浮点指令，浮点部件中的后4级执行特定的运算操作并报告执行错误。此外，在浮点部件中，对常用的浮点指令(加、减、乘、除)采用专用硬件电路执行，而不像其他指令一样由微码来执行。因此，大多数浮点指令都可以在一个时钟周期内完成，这比相同频率下的80486浮点处理性能提高了4倍。第2章 微处理器及其结构 3)指令转移预测部件程序指令的执行在大多数情况下是一条指令接着一条指令顺序执行的。指令流水线正是利用了这个特点，在同一时刻内，多个部件同时操作并形成流水线，这样可提高指令执行的吞吐量。但在程序中也有转移执行情况，即下一条指令需从另一存储区取指令执行，转移执行指令会冲掉流
49、水线已有的内容，并重新装载指令流水线，这样会降低流水线效率和指令执行速度。如果微处理器知道何时发生转移和跳转的目标地址，就可不暂停流水线的操作，处理器的执行速度才不会降低。第2章 微处理器及其结构 4)数据和指令高速缓存Pentium芯片内部有两个超高速缓冲存储器Cache。一个是8 KB的数据Cache，另一个是8KB的指令Cache，它们可以并行操作。这种分离的高速缓存结构可减少指令预取和数据操作之间可能发生的冲突，提高微处理器的信息存取速度。第2章 微处理器及其结构 2.Pentium微处理器内部寄存器Pentium微处理器对80486的寄存器作了一些扩充。EFLAGS标志寄存器增加了两
50、位：VIF(位19)、VIP(位20)，它们用于控制Pentium虚拟8086方式扩充部分的虚拟中断。控制寄存器CR0的CD位和NW位被重新定义以控制Pentium的片内高速缓存，并新增了CR4控制寄存器对80486结构的扩充。此外，还增加了几个模式专用寄存器，用于控制可测试性、执行跟踪、性能监测和机器检查错误等功能。第2章 微处理器及其结构习习 题题 22.1 试述微处理器的发展历史。2.2 8086微处理器由哪几部分组成？各部分的功能是什么？2.3 简述8086 CPU的寄存器组织。2.4 试述8086 CPU标志寄存器各位的含义与作用。2.5 在8086中，存储器为什么采用分段管理？第2
