1、第第4 4章章 主存储器主存储器本章将着重介绍主本章将着重介绍主存贮器的各种存贮元件存贮器的各种存贮元件存贮信息的基本原理和存贮信息的基本原理和主存贮器的结构特点。主存贮器的结构特点。知识点：知识点：难重点：难重点：1 1了解计算机系统中使用的主要几种存储器了解计算机系统中使用的主要几种存储器的性能参数，工作原理和优缺点。的性能参数，工作原理和优缺点。2 2学会存储器的位扩展、字扩展和位学会存储器的位扩展、字扩展和位/字扩字扩展方法。能够按照题目要求设计各种容量和展方法。能够按照题目要求设计各种容量和字长的存储器。字长的存储器。3 3如何使用并行存储器来提高存储器的访问如何使用并行存储器来提高
2、存储器的访问速度？速度？存储器的主要性能参数存储器的主要性能参数 人们最关心的存储器的性能参数主要有人们最关心的存储器的性能参数主要有3 3个：容量、速度和价格。计算机的使用者希望个：容量、速度和价格。计算机的使用者希望存储器的容量要大，速度要快，价格要便宜。存储器的容量要大，速度要快，价格要便宜。1 1存储容量存储容量 由于一般存储器都采用一维线性编址，存储器中的由于一般存储器都采用一维线性编址，存储器中的每个能够存放数据的单元都被赋予一个地址，因此，简每个能够存放数据的单元都被赋予一个地址，因此，简单地说，存储容量是指存储器中所具有的存储单元的个单地说，存储容量是指存储器中所具有的存储单元
3、的个数，或所具有的地址个数。数，或所具有的地址个数。表示存储器容量的单位主要有字节（表示存储器容量的单位主要有字节（ByteByte），简写），简写为为B B；位（；位（bitbit），简写为），简写为b b；字（；字（WordWord），简写为），简写为W W。其。其中，最常用的单位是字节中，最常用的单位是字节B B，一个字节由，一个字节由8 8位组成，即位组成，即1B1B8b8b。对于。对于3232位计算机系统，一个字有位计算机系统，一个字有3232位，即位，即1W1W32b32b4B4B。因为存储器的容量一般都很大，因此，要用因为存储器的容量一般都很大，因此，要用KBKB、MBMB、GB
4、GB、TBTB等单位来表示。等单位来表示。2工作速度工作速度衡量存储器工作速度的常用参数有如下衡量存储器工作速度的常用参数有如下4个：个：(1)读出时间读出时间Tr：从向存储器发出读操作命令到数：从向存储器发出读操作命令到数据从存储器中读出所经历的时间。据从存储器中读出所经历的时间。(2)访问时间访问时间Ta：从启动一次访问存储器操作到完：从启动一次访问存储器操作到完成该操作所经历的时间，这里所说的访问存储器操作包成该操作所经历的时间，这里所说的访问存储器操作包括读操作、写操作、交换操作等。括读操作、写操作、交换操作等。2工作速度工作速度(3)访问周期访问周期Tc：连续启动两次独立的访问存储器
5、：连续启动两次独立的访问存储器操作所需要的最小时间间隔。访问周期又称为存取周期、操作所需要的最小时间间隔。访问周期又称为存取周期、读写周期等。读写周期等。(4)频带宽度频带宽度Bm：单位时间内能够访问到的数据个：单位时间内能够访问到的数据个数。数。在以上在以上4个参数中，访问时间是最重要的参数，它个参数中，访问时间是最重要的参数，它能够全面反映存储器的工作速度。在对存储器系统进行能够全面反映存储器的工作速度。在对存储器系统进行流量分析时，也经常用到频带宽度这个参数。频带宽度流量分析时，也经常用到频带宽度这个参数。频带宽度与访问时间实际上是倒数关系与访问时间实际上是倒数关系。由以下几个原因可能造
6、成访问周期与读出时间、由以下几个原因可能造成访问周期与读出时间、访问时间不相同：访问时间不相同：(1)(1)有许多存储器是破坏性读出存储器，当有许多存储器是破坏性读出存储器，当数据从存储器中读出之后，存储器中原来存放的数据从存储器中读出之后，存储器中原来存放的数据就消失了。为了能够在以后再次访问这个存数据就消失了。为了能够在以后再次访问这个存储单元时还能够读出相同的数据，必须把刚刚读储单元时还能够读出相同的数据，必须把刚刚读出的数据重新写入这个存储单元，这一过程称为出的数据重新写入这个存储单元，这一过程称为重写。重写。(2)(2)动态存储器是依靠寄生电容存储数据的，在寄动态存储器是依靠寄生电容
7、存储数据的，在寄生电容上存储有电荷为保留，没有存储电荷为保存。由生电容上存储有电荷为保留，没有存储电荷为保存。由于存在有漏电阻，存储在寄生电容上的电荷很快就会消于存在有漏电阻，存储在寄生电容上的电荷很快就会消失，只有定时对寄生电容充电，动态存储器才能长时间失，只有定时对寄生电容充电，动态存储器才能长时间保存数据，这种定时充电的过程称为刷新，刷新需要占保存数据，这种定时充电的过程称为刷新，刷新需要占用时间。用时间。(3)(3)对于破坏性读出的存储器，写操作要在读操作对于破坏性读出的存储器，写操作要在读操作完成之后进行，因此，写入时间通常要比读出时间长很完成之后进行，因此，写入时间通常要比读出时间
8、长很多。多。(4)(4)电路的稳定和恢复需要时间。电路的稳定和恢复需要时间。3价格价格存储器的价格通常用每位的价格来表示，例如每位多少美分存储器的价格通常用每位的价格来表示，例如每位多少美分（$c/bit）。目前，静态存储器的价格大致为）。目前，静态存储器的价格大致为10-4$c/bit，动态存，动态存储器的价格大致为储器的价格大致为10-7$c/bit，磁表面存储器的价格大致为，磁表面存储器的价格大致为10-10$c/bit。衡量存储器的性能还可以有其他一些参数，例如，功耗、可衡量存储器的性能还可以有其他一些参数，例如，功耗、可靠性等。靠性等。目前，功耗已经成为提高存储器性能的一个重大障碍。
9、大家目前，功耗已经成为提高存储器性能的一个重大障碍。大家知道，芯片集成度提高得很快，于是，芯片的散热就成了大问题。知道，芯片集成度提高得很快，于是，芯片的散热就成了大问题。因此，降低存储器芯片的功耗是当前一个重大得研究课题。因此，降低存储器芯片的功耗是当前一个重大得研究课题。可靠性也是存储器的一个性能参数。与评价整个计算机系统可靠性也是存储器的一个性能参数。与评价整个计算机系统性能一样，可以用平均无故障时间性能一样，可以用平均无故障时间MTBF（Mean Time Betwean Failures）来衡量。）来衡量。4.1 主存储器处于全机中心地位主存储器处于全机中心地位一、当前计算机正在执行
10、的程序和数据均存放在存储器一、当前计算机正在执行的程序和数据均存放在存储器中。中。二、二、DMA(直接存储器存取直接存储器存取)技术和输入技术和输入/输出通道技术，输出通道技术，在存储器与输入在存储器与输入/输出系统之间直接传送数据。输出系统之间直接传送数据。三、共享存储器的多处理机，利用存储器存放共享数据，三、共享存储器的多处理机，利用存储器存放共享数据，并实现处理机之间的通信。并实现处理机之间的通信。4.2 主存储器的分类主存储器的分类一、随机存储器一、随机存储器 RAM能够按照给定的地址访问任意一个存储能够按照给定的地址访问任意一个存储元，而且访问每个存储单元的时间都相同，与这个存元，而
11、且访问每个存储单元的时间都相同，与这个存储单元所处的位置无关。储单元所处的位置无关。（一）静态随机存储器（一）静态随机存储器(SRAM)：双稳定电路来存放信：双稳定电路来存放信息，具有挥发性，读出是非破坏性的。息，具有挥发性，读出是非破坏性的。（二）动态随机存储器（二）动态随机存储器(DRAM)：给电容存储信息，刷：给电容存储信息，刷新（再生）集成度高，读出是破坏性的。新（再生）集成度高，读出是破坏性的。二、只读存储器二、只读存储器 ROM中存储的内容是固定的，通常不能改变。中存储的内容是固定的，通常不能改变。因此，因此，ROM只能随机地读出信息而不能写入信息。只能随机地读出信息而不能写入信息
12、。ROM的另外一个重要特点是：断电之后，所存储数据的另外一个重要特点是：断电之后，所存储数据仍然能够保存，不会丢失。仍然能够保存，不会丢失。（一）掩膜只读存储器（一）掩膜只读存储器(ROM)：用户不能写入，厂家写：用户不能写入，厂家写入，成本低，工作稳定，不灵活。入，成本低，工作稳定，不灵活。（二）可编程只读存储器（二）可编程只读存储器(PROM)：只允许用户写一次。：只允许用户写一次。（三）紫外线擦除只读存储器（三）紫外线擦除只读存储器(EPROM)：反复写入、灵：反复写入、灵活、脱机擦除。活、脱机擦除。（四）电擦除只读存储器（四）电擦除只读存储器(E2PROM)：擦除不脱机。：擦除不脱机。
13、4.3 主存储器的基本操作主存储器的基本操作WRITEREAD 主存储器是计算机中存储正处在运行中的程序和数据主存储器是计算机中存储正处在运行中的程序和数据(或一或一部分部分)的部件，通过地址、数据、控制三类总线与其它部件连通；的部件，通过地址、数据、控制三类总线与其它部件连通；CPU MainMemoryAB K 位（给出地址）位（给出地址）DB n 位（传送数据）位（传送数据）READY地址总线地址总线 AB 的位数决定了可寻址的最大内存空间，的位数决定了可寻址的最大内存空间，数据总线数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量，的位数与工作频率的乘积正比于最高数据入出量，控
14、制总线控制总线 CB 指出总线周期的类型和指出总线周期的类型和本次入出操作完成的时刻本次入出操作完成的时刻。4.3 主存储器的基本操作主存储器的基本操作一、存储器和一、存储器和CPU的信息通路的信息通路AR：存储器地址寄存器：存储器地址寄存器DR：存储器数据寄存器：存储器数据寄存器AB：地址总线：地址总线DB：数据总线：数据总线CB：控制总线：控制总线RD/WR：读：读/写，站在写，站在CPU 角度。角度。注意：只有注意：只有DB是双向。是双向。RD/WR二、存储器的写操作二、存储器的写操作 DATADR DB MWR 地址信号地址信号AR AB例如：例如：DB=20H AB=3000HWR=
15、0把把20H写入写入3000H单元单元读读/写写Readynk地址总线地址总线数据总线数据总线控制总线控制总线CPUARDR主存储器主存储器二、存储器的写操作二、存储器的写操作 三、存储器的读操作三、存储器的读操作 地址信号地址信号AR AB M RD ALU DR DB 读读/写写Readynk地址总线地址总线数据总线数据总线控制总线控制总线CPUARDR主存储器主存储器三、存储器的读操作三、存储器的读操作 4.4 读读/写存储器（随机存储器写存储器（随机存储器RAM）一、静态一、静态RAM（一）静态（一）静态RAM记忆单元电路记忆单元电路 基本存储元是组成存储器的基础和核心基本存储元是组成
16、存储器的基础和核心,它用来存它用来存储一位二进制信息储一位二进制信息0或或1。字选择线位线 位线DD1.单元电路：单元电路：T1 T2 双稳定触发器双稳定触发器T3 T4 负载、相当于电阻负载、相当于电阻T5 T6 控制门控制门演示12.工作过程：工作过程：1）存数：存数：写写“1”：在：在D线上输入高电位，在线上输入高电位，在D线上输入线上输入低电位，开启低电位，开启T5,T6两个晶体管把高、低电位分别加在两个晶体管把高、低电位分别加在A，B点，使点，使T1管截止，使管截止，使T2管导通，将管导通，将“1”写入存储写入存储元。元。写写“0”：在：在D线上输入低电位，在线上输入低电位，在D线上
17、输入高电线上输入高电位，打开位，打开T5,T6两个晶体管把低、高电位分别加在两个晶体管把低、高电位分别加在A，B点，使点，使T1管导通，管导通，T2管截止，将管截止，将“0”信息写入了存信息写入了存储元。储元。2）取数：取数：若某个存储元被选中，则该存储元的若某个存储元被选中，则该存储元的T5，T6管管均导通，均导通，A，B两点与位线两点与位线D与与D相连存储元的信息被相连存储元的信息被发送。发送。演示23.等效逻辑框图：等效逻辑框图：DDW（二）静态（二）静态RAM的组成的组成1.字片式字片式RAM（MN）M：单元个数；：单元个数；N：每个单元能存放二进制数的位数。：每个单元能存放二进制数的
18、位数。W0W1W3W2D0D1D3D2A1 A04 4当当A1A0=00BW0=1 W1=W2=W3=0读出：读出：W0=1 D3D2D1D0信息信息当当A1A0=11BW3=1 0101B D3D2D1D0写入写入:D3D2D1D0=0101B 3号单元号单元 2.位片式位片式RAM（161）A3A2A1A0X0X1X2X30123456789ABFEDC地址译码器X地址译码器 Y取数：取数：0号单元：号单元：A3A2A1A0=0000BX0=1 Y0=11号单元：号单元：A3A2A1A0=0001BX0=1 Y1=14号单元：号单元：A3A2A1A0=0100BX1=1 Y0=1Y3Y2Y
19、1Y0D二、动态二、动态RAM-DRAM（一）动态（一）动态RAM的单元电路的单元电路1.电路：电路：二、动态二、动态RAM-DRAM（一）动态（一）动态RAM的单元电路的单元电路1.电路：电路：2.工作过程：工作过程：1）写入）写入“1”G1 开通开通 若若D=0且且Cs无电荷无电荷T Cs充电充电2）取数：）取数：G1 开通开通 Cs放电放电演示3（二）（二）DRAM的特点的特点1）集成度高；）集成度高；2）功耗小、温升小、性能稳定、抗干扰性好；）功耗小、温升小、性能稳定、抗干扰性好；3）读出是破坏性的；）读出是破坏性的；4）所有的）所有的DRAM都得刷新（无论是否读出，都需刷新）都得刷新
20、（无论是否读出，都需刷新）2ms重新写一次。重新写一次。（三）（三）DRAM刷新（再生）刷新（再生）动态动态MOS存储器采用存储器采用“读出读出”方式进行刷新。从上一次对整方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。段时间间隔叫刷新周期。常用的刷新方式有三种，一种是集中式，另一种是分散式，第常用的刷新方式有三种，一种是集中式，另一种是分散式，第三种是异步式。三种是异步式。集中式刷新集中式刷新：在整个刷新间隔内，前一段时间重复进行读：在整个刷新间隔内，前一段时间重复进行读/写写
21、周期或维持周期，等到需要进行刷新操作时，便暂停读周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。周期，而逐行刷新整个存储器，它适用于高速存储器。分散式刷新：分散式刷新：把一个存储系统周期把一个存储系统周期tc分为两半，周期前半分为两半，周期前半段时间段时间tm用来读用来读/写操作或维持信息，周期后半段时间写操作或维持信息，周期后半段时间tr作作为刷新操作时间。这样，每经过为刷新操作时间。这样，每经过128个系统周期时间，整个系统周期时间，整个存储器便全部刷新一遍。个存储器便全部刷新一遍。异步式刷新异步式刷新方式是前两种方式的结合
22、。方式是前两种方式的结合。（四）（四）DRAM的发展的发展1、SDRAM（Synchronous DRAM，同步动态随机存取存储器），同步动态随机存取存储器）从技术角度上讲，从技术角度上讲，SDRAMSDRAM是在现有的标准动态存储器中加入同是在现有的标准动态存储器中加入同步控制逻辑步控制逻辑(一个状态机一个状态机)，利用一个单一的系统时钟同步所有的地，利用一个单一的系统时钟同步所有的地址数据和控制信号。使用址数据和控制信号。使用SDRAMSDRAM不但能提高系统表现，还能简化设不但能提高系统表现，还能简化设计、提供高速的数据传输。在功能上，它类似常规的计、提供高速的数据传输。在功能上，它类似
23、常规的DRAMDRAM，且也需，且也需时钟进行刷新。可以说，时钟进行刷新。可以说，SDRAMSDRAM是一种改善了结构的增强型是一种改善了结构的增强型DRAMDRAM。（四）（四）DRAM的发展的发展2、DDR SDRAM（Double Data Rate二倍速率同步动态随机存取二倍速率同步动态随机存取存储器）存储器）作为作为SDRAM的换代产品，它具有两大特点：的换代产品，它具有两大特点：其一，速度比其一，速度比SDRAM有一倍的提高；有一倍的提高；其二，采用了其二，采用了DLL（Delay Locked Loop：延时锁定回路）提：延时锁定回路）提供一个数据滤波信号。供一个数据滤波信号。S
24、DRAM在一个时钟周期内只传输一次数据，它是在时钟的上在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而升期进行数据传输；而DDR内存则是一个时钟周期内传输两次数内存则是一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。倍速率同步动态随机存储器。DDR内存可以在与内存可以在与SDRAM相同的总相同的总线频率下达到更高的数据传输率。线频率下达到更高的数据传输率。（四）（四）DRAM的发展的发展（四）（四）DRAM的发展的发展3、DDR 2(Double Data R
25、ate Synchronous DRAM，第，第二代同步双倍速率动态随机存取存储器二代同步双倍速率动态随机存取存储器)它与上一代它与上一代DDR内存技术标准最大的不同就是，虽内存技术标准最大的不同就是，虽然同是采用了在时钟的上升然同是采用了在时钟的上升/下降延同时进行数据传输的下降延同时进行数据传输的基本方式，但基本方式，但DDR2内存却拥有两倍于上一代内存却拥有两倍于上一代DDR内存预内存预读取能力（即：读取能力（即：4bit数据读预取）。换句话说，数据读预取）。换句话说，DDR2内内存每个时钟能够以存每个时钟能够以4倍外部的速度读倍外部的速度读/写数据，并且能够以写数据，并且能够以内部控制
26、总线内部控制总线4倍的速度运行。倍的速度运行。（四）（四）DRAM的发展的发展4、DDR 31）8bit预取设计，而预取设计，而DDR2为为4bit预取，这样预取，这样DRAM内核的频率只内核的频率只有接口频率的有接口频率的1/8，DDR3-800的核心工作频率只有的核心工作频率只有100MHz。2）采用点对点的拓朴架构，以减轻地址）采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。命令与控制总线的负担。3）采用）采用100nm以下的生产工艺，将工作电压从以下的生产工艺，将工作电压从1.8V降至降至1.5V，增，增加异步重置（加异步重置（Reset）与）与ZQ校准功能。校准功能。重置是重
27、置是DDR3新增的一项重要功能，并为此专门准备了一个引新增的一项重要功能，并为此专门准备了一个引脚。这一引脚将使脚。这一引脚将使DDR3的初始化处理变得简单。当的初始化处理变得简单。当Reset命令有效命令有效时，时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节内存将停止所有操作，并切换至最少量活动状态，以节约电力。约电力。ZQ也是一个新增的引脚，在这个引脚上接有一个也是一个新增的引脚，在这个引脚上接有一个240欧姆的低欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎来自公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎来自动校验数据输出驱动器导通电阻与动校验数据
28、输出驱动器导通电阻与ODT的终结电阻值。当系统发的终结电阻值。当系统发出这一指令后，将用相应的时钟周期对导通电阻和出这一指令后，将用相应的时钟周期对导通电阻和ODT电阻进行电阻进行重新校准。重新校准。4.5 非易失性半导体存储器非易失性半导体存储器一、掩膜只读存储器一、掩膜只读存储器ROM 简称为简称为MROM（mask programmable ROM）用户不能写入、厂家写入、工作最稳定、经济、不灵用户不能写入、厂家写入、工作最稳定、经济、不灵活。活。演示44.5 非易失性半导体存储器非易失性半导体存储器二、可编程只读存储器二、可编程只读存储器PROMW0号单元存号单元存1010B只允许编程
29、一次只允许编程一次三、紫外线擦除只读存储器三、紫外线擦除只读存储器EPROM（Erasable PROM）EPROM不仅可以由用户写入程序或数据，而且允许不仅可以由用户写入程序或数据，而且允许擦除已经写入的内容。擦除已经写入的内容。灵活性好，停电信息不丢失，脱机灵活性好，停电信息不丢失，脱机擦除。擦除。如下图所示，在源极如下图所示，在源极S与漏极与漏极N之间有一个浮栅，之间有一个浮栅，当浮栅上充满负电荷时，源极当浮栅上充满负电荷时，源极S与漏极与漏极N之间导通，存储之间导通，存储数据数据“0”，否则不导通，存储数据，否则不导通，存储数据“1”。EPROM的写入方法是：在专用的的写入方法是：在专
30、用的EPROM编程器上，编程器上，在需要写在需要写0的位置，在源极与漏极之间加上高电压，把的位置，在源极与漏极之间加上高电压，把电荷加到浮栅上，于是，电荷加到浮栅上，于是，S极与极与N极之间就能够导通。极之间就能够导通。四、电擦除只读存储器四、电擦除只读存储器E2PROM（Electricity Erasable PROM）E2PROM的价格通常要比的价格通常要比EPROM贵，使用起来实贵，使用起来实际上比际上比EPROM方便，它可以按单个字节擦除。如果把方便，它可以按单个字节擦除。如果把编程和擦除电路都做在机器内，就不需要象编程和擦除电路都做在机器内，就不需要象EPROM那那样反复插拔芯片了
31、。样反复插拔芯片了。EEPROM能够通过电信号直接实现读或写，而且能够通过电信号直接实现读或写，而且断电之后能够保存数据，那么它能否代替断电之后能够保存数据，那么它能否代替RAM呢？答呢？答案是否定的。主要原因有两个：一是案是否定的。主要原因有两个：一是E2PROM的写入速的写入速度特别慢，通常要比度特别慢，通常要比SRAM或或DRAM慢慢1000倍左右；倍左右；第二个原因是第二个原因是E2PROM的擦除次数是有限的，一般在几的擦除次数是有限的，一般在几万次。万次。灵活、信息不丢，不脱机擦除，造价高。灵活、信息不丢，不脱机擦除，造价高。五、快擦除读写存储器五、快擦除读写存储器Flash Mem
32、ory 是在是在EPROM与与 E2PROM基础上发展起基础上发展起来的，它与来的，它与EPROM一样，用单管来存储一位一样，用单管来存储一位信息，它与信息，它与E2PROM相同之处是用电来擦除。相同之处是用电来擦除。与与E2PROM相比，相比，Flash Memory具有存具有存储容量大，价格便宜，功耗低等优点，但是，储容量大，价格便宜，功耗低等优点，但是，它只能以块为单位擦除。它只能以块为单位擦除。目前，目前，Flash Memory被大量用做存储卡被大量用做存储卡和硅盘等，在不久的将来，很有可能代替磁盘和硅盘等，在不久的将来，很有可能代替磁盘存储器。存储器。六、几种存储器的主要应用六、几
33、种存储器的主要应用存储器存储器应应 用用SRAMDRAMROMPROMEPROME2PROMFlash Memory高速缓冲存储器高速缓冲存储器cache计算机主存储器计算机主存储器固定程序、微程序控制存储器固定程序、微程序控制存储器用户字编程序。用于工业控制机或电器中用户字编程序。用于工业控制机或电器中用户编写可修改程序或产品试制阶段程序用户编写可修改程序或产品试制阶段程序IC卡上存储信息卡上存储信息固态盘，固态盘，IC卡卡4.6 半导体存储器的组织与控制半导体存储器的组织与控制 半导体存储器的读写时间一般在十几至几百毫微秒半导体存储器的读写时间一般在十几至几百毫微秒之间，其芯片集成度高，体
34、积小，片内还包含有译码器之间，其芯片集成度高，体积小，片内还包含有译码器和寄存器等电路。和寄存器等电路。演示54.6 半导体存储器的组织与控制半导体存储器的组织与控制一、存储器容量扩展一、存储器容量扩展 一个存储器的芯片的容量是有限的，它在字数或字长一个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距。所以需要在字向方面与实际存储器的要求都有很大差距。所以需要在字向和位向进行扩充才能满足需要。和位向进行扩充才能满足需要。为了减少存储器芯片的引腿数，一般大容量存储器芯为了减少存储器芯片的引腿数，一般大容量存储器芯片的数据宽度只有片的数据宽度只有1位或很少几位，而主存储
35、器的数据宽位或很少几位，而主存储器的数据宽度通常为度通常为32位、位、64位等，因此需要进行位扩展（扩展存位等，因此需要进行位扩展（扩展存储器的字长）。另外，当需要加大存储器容量时，需要进储器的字长）。另外，当需要加大存储器容量时，需要进行字扩展（扩展存储器的字数）。当然，也可能字、位两行字扩展（扩展存储器的字数）。当然，也可能字、位两个方向都需要进行扩展。个方向都需要进行扩展。（一）典型（一）典型SRAM芯片芯片1.SRAM2114芯片芯片1）逻辑引脚图：）逻辑引脚图：SRAM2114(18)D3D2D1D0CSWE A9A0VccGND2）引脚功能）引脚功能 A0A9地址线地址线CPU21
36、14容量容量=2n=1K D0D3 数据线、双向、数据线、双向、字宽字宽4位位 电源线：电源线：Vcc +5V GND 地线地线 控制线：片选信号控制线：片选信号CS=0该片工作接地址译码器该片工作接地址译码器WE读写控制：读写控制：“0”写入写入“1”读出读出2.SRAM6264芯片芯片1）逻辑引脚图：）逻辑引脚图：GNDSRAM6264(28)D0D7CE1OEWE A12A0VccCE2Nc2 2）引脚功能）引脚功能 A0 A0A12 A12 地址线地址线容量容量=2=21313=8K=8K D0 D0D7 D7 数据线、双向、字数据线、双向、字宽宽8 8位位 电源线：电源线：VccVc
37、c +5V +5V GND GND 地线地线 控制线：控制线：CE1 CE2 CE1 CE2 片选信号片选信号 0 1 0 1 该片被选中该片被选中 NcNc 无用无用WE WE 写控制：为写控制：为“0”0”时写入时写入OE OE 读控制：为读控制：为“0”0”时读出时读出（二）存储器的位扩展（二）存储器的位扩展 位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连接方式是将多片存储器的地址、片选、读写控制端相应并联，数据接方式是将多片存储器的地址、片选、读写控制端相应并联，数据端分别引出。端分别引出。例如：使用例如：使用2114芯片和
38、芯片和8位位CPU组成的存储系统。组成的存储系统。CPU D7 D0A9 A02114D7 D4A9 A02114D3 D0CSCSA0A9 演示6（三）字扩展：是指增加存储器中字的数量，静态存储器（三）字扩展：是指增加存储器中字的数量，静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，由片选信号来区分各芯片的地址范围。相应并联，由片选信号来区分各芯片的地址范围。例如：使用例如：使用62646264芯片和芯片和8 8位位CPUCPU组成一个组成一个24k24k8 8系统。系统。1.1.列地址表列地址表2.2.分析地址表分析地
39、址表 每片地址从每片地址从A12A12A0A0完全对应的，各片完全对应的，各片A12A12A0A0和和CPUCPU的的A12A12A0A0一一对应连接。一一对应连接。A15A15、A14A14、A13A13接到地址译码器上。接到地址译码器上。3.3.连接连接 演示7地址表：地址表：A15 A14 A13A15 A14 A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A06264 0 0 0 0 H0 0 0 1 H 1 F F F H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
40、 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 16264 2 0 0 0 H2 0 0 1 H 3 F F F H 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 16264 2 0 0 0 H2 0 0 1 H 3 F F F H 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1A15A14A13A
41、12A0CPUD7D0RDWRA12A06264 D7 D0OECE1CE2A12A06264 D7 D0CE1CE2A12A06264 D7 D0CE1CE2G1 G2A G2B C 74LSB 138A VccY0Y1Y2WEWEWE例如：使用例如：使用21142114芯片和芯片和4 4位位CPUCPU组成一个组成一个3k3k4 4系统。系统。1.1.列地址表列地址表2.2.分析地址表分析地址表 每片地址从每片地址从A9A9A0A0完全对应的，各片完全对应的，各片A9A9A0A0和和CPUCPU的的A9A9A0A0一一对应连接。一一对应连接。A15A15A10A10接到地址译接到地址译码器
42、上。码器上。3.3.连接连接地址表：地址表：A15 A14 A13A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2A1A02114 0 0 0 0 H0 0 0 1 H 0 3 F F H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 12114 0 4 0 0 H0 4 0 1 H 0 7 F F H 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
43、00 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 12114 0 8 0 0 H0 8 0 1 H 0 B F FH 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1A15A14A13A12A11A10A9A0CPUD3D0RDWRA9A02114 D3 D0CSA9A02114 D3 D0CSA9A02114 D3 D0CSG1 G2A G2B C 74LSB 138A Y0Y1Y2WEWEWE（四）（四）存储器位存储器位/字
44、扩展字扩展 在有些情况下，存储器的字、位两个方向上都需要进行扩展，在有些情况下，存储器的字、位两个方向上都需要进行扩展，这时，必须把上述存储器位扩展和存储器字扩展两种方法同时使用。这时，必须把上述存储器位扩展和存储器字扩展两种方法同时使用。假设，用假设，用4M字字4位的存储芯片组成位的存储芯片组成16M32位的主存储器，位的主存储器，则总共需要使用的芯片数目为：则总共需要使用的芯片数目为：P=(W/w)(B/b)=(16M/4M)(32/4)=32 所有所有32个芯片构成一个二维存储器陈列。字方向有个芯片构成一个二维存储器陈列。字方向有4组，存储组，存储容量扩大容量扩大4倍。存储器的低倍。存储
45、器的低22位地址分别与所有位地址分别与所有32个芯片的个芯片的22位地址连接，用最高的两位地址位地址连接，用最高的两位地址A23A22经译码后产生的经译码后产生的4个输个输出信号控制出信号控制4组芯片的片选信号。所有组芯片的片选信号。所有32个芯片的读写控制线全个芯片的读写控制线全部连接在一起作为存储器的读写控制线。由于每个芯片只有部连接在一起作为存储器的读写控制线。由于每个芯片只有4位数位数据，因此，每组中必须用据，因此，每组中必须用8个芯片来进行位扩展，总共得到个芯片来进行位扩展，总共得到4 832位数据。每组中的位数据。每组中的32条数据线分别对应直接相连，构成主存条数据线分别对应直接相
46、连，构成主存储器的储器的32位数据。位数据。演示8二、存储器的控制二、存储器的控制 在存储器中，往往需要增加电路。这些附加电路包在存储器中，往往需要增加电路。这些附加电路包括地址多路转换线路、地址选通、刷新逻辑，以及读写括地址多路转换线路、地址选通、刷新逻辑，以及读写控制逻辑等。控制逻辑等。（一）（一）DRAM地址控制地址控制X DRAM YA3A0CASRAS一个地址，两次送入一个地址，两次送入 送送XRASXRAS 送送YCASYCAS容量容量=2=22n2n演示9（二）（二）DRAM刷新控制刷新控制1.集中刷新控制集中刷新控制2.分散刷新控制分散刷新控制（三）存储校验线路（三）存储校验线
47、路 计算机在运行过程中，主存储器要和计算机在运行过程中，主存储器要和CPU、各种外、各种外围设备频繁地高速交换数据。由于结构、工艺和和元件围设备频繁地高速交换数据。由于结构、工艺和和元件质量等种种原因，数据在在存储过程中有可能出错。所质量等种种原因，数据在在存储过程中有可能出错。所以一般在主存储器中设置差错校验线路。以一般在主存储器中设置差错校验线路。实现差错监测和差错校正的代价是冗余。实现差错监测和差错校正的代价是冗余。4.7 4.7 多体交叉存储器多体交叉存储器 一、主存系统的类型 根据主存中存储体的个数，以及根据主存中存储体的个数，以及CPUCPU访问主存一次访问主存一次所能读出的信息的
48、位数，可以将主存系统分为以下四种所能读出的信息的位数，可以将主存系统分为以下四种类型：类型：(1)(1)单体单字存储器，即存储器只有一个存储体，而且单体单字存储器，即存储器只有一个存储体，而且存储体的宽度为一个字，一次可以访问一个存储器字。存储体的宽度为一个字，一次可以访问一个存储器字。此存储器字长此存储器字长W W与与CPUCPU所要访问的字（数据字或指令字，所要访问的字（数据字或指令字，简称简称CPUCPU字）的字长字）的字长W W相同。相同。(2)(2)单体多字存储器，即存储器只有一个存储体，但单体多字存储器，即存储器只有一个存储体，但存储体的总线宽度较大，可以是多个字。若要想提高存储体
49、的总线宽度较大，可以是多个字。若要想提高主存频宽，使之与主存频宽，使之与CPUCPU速度匹配，显然可以想到，在速度匹配，显然可以想到，在同样的器件条件下，只有设法提高存储器的字长同样的器件条件下，只有设法提高存储器的字长W W才才行。例如，改用下图的方式组成，这样，主存在一个行。例如，改用下图的方式组成，这样，主存在一个存储周期内就可以读出存储周期内就可以读出4 4个个CPUCPU字，相当于字，相当于CPUCPU从主存从主存中获得信息的最大速率提高到原来的中获得信息的最大速率提高到原来的4 4倍，我们称这倍，我们称这种主存为单体多字存储器。种主存为单体多字存储器。地址寄存器W位单字长寄存器W位
50、W位W位W位 单体多字（m=4）存储器 (3)(3)多体单字交叉存取的存储器。如：多体交叉存储器，多体单字交叉存取的存储器。如：多体交叉存储器，因为每个存储体都是一个因为每个存储体都是一个CPUCPU字的宽度。字的宽度。(4)(4)多体多字交叉存储器。它将多分体并行存取与单体多体多字交叉存储器。它将多分体并行存取与单体多字相结合。多字相结合。我们将能并行读出多个我们将能并行读出多个CPUCPU字的单体多字、多体单字的单体多字、多体单字交叉、多体多字交叉存取的主存系统称为并行主存系字交叉、多体多字交叉存取的主存系统称为并行主存系统。统。二、单体多字方式与多体单字交叉方式的区别 (1)(1)单体多
