1、2022-12-281第第3 3章章 存储系统存储系统1 1、存储器概述、存储器概述2 2、随机读写存储器、随机读写存储器3 3、只读存储器、只读存储器4 4、高速存储器、高速存储器5 5、cachecache存储器存储器6 6、虚拟存储器、虚拟存储器7 7、存储保护、存储保护2022-12-282第第1节节 存储器概述存储器概述存储器的作用存储器的作用u存储存储CPU执行的指令和数据；执行的指令和数据；u与输入输出设备直接交换数据；与输入输出设备直接交换数据；u在多处理器系统中，存储共享数据。在多处理器系统中，存储共享数据。存储器的单位存储器的单位u存储元（存储位）存储元（存储位）:一个二进
2、制位；一个二进制位；u存储单元：由若干个存储元组成；（字长）存储单元：由若干个存储元组成；（字长）u存储器：由许多存储单元组成。存储器：由许多存储单元组成。2022-12-283存储器的分类存储器的分类u按存储介质分按存储介质分半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。磁表面存储器磁表面存储器：用磁性材料做成的存储器。：用磁性材料做成的存储器。u按存储方式分按存储方式分随机存储器随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。储单元的物理位置无关。顺序存储器顺序存储器：只能
3、按某种顺序来存取，存取时间和存储单元的物理位：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。置有关。u 按存储器的读写功能分按存储器的读写功能分只读存储器只读存储器(ROM)：存储的内容只能读出而不能写入的半导体存储器。：存储的内容只能读出而不能写入的半导体存储器。随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器。u 按信息的可保存性分按信息的可保存性分非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。永久记忆性存储器永久记忆性存储器：断电后仍能保存信息的存储器。：断电后仍能保存信息的存
4、储器。2022-12-284u按在计算机中的作用分类：主存储器、辅助存储器、高按在计算机中的作用分类：主存储器、辅助存储器、高速缓冲存储器、控制存储器、寄存器等。速缓冲存储器、控制存储器、寄存器等。存储器的分级结构存储器的分级结构名称名称简称简称用途用途 特点特点高速缓冲高速缓冲存储器存储器Cache高速存取指令和数据高速存取指令和数据存取速度快，但存储容量小存取速度快，但存储容量小主存储器主存储器主存主存存放计算机运行期间存放计算机运行期间的大量程序和数据的大量程序和数据存取速度较快，存储容量中存取速度较快，存储容量中外存储器外存储器外存外存存放系统程序和大型存放系统程序和大型数据文件及数据
5、库数据文件及数据库存储容量大，位成本低存储容量大，位成本低2022-12-285主存主存的主要技术指标的主要技术指标u存储容量：存储容量：主存所能容纳的二进制信息总量。主存所能容纳的二进制信息总量。常用容量单位：常用容量单位：Byte、KB、MB、GB、TBu存取速度存取速度存取时间（存取时间（访问时间、读写时间）：指启动一次存访问时间、读写时间）：指启动一次存储器操作到完成该操作所经历的时间。储器操作到完成该操作所经历的时间。存取周期（存取周期（读写周期）：指存储器进行一次完整的读写周期）：指存储器进行一次完整的读读/写操作所需的全部时间。写操作所需的全部时间。可靠性：可靠性：规定时间内存储
6、器无故障读写的概率。常规定时间内存储器无故障读写的概率。常用平均无故障时间用平均无故障时间MTBF来衡量来衡量u存储器带宽：单位时间里存储器所存取的信息存储器带宽：单位时间里存储器所存取的信息量，以位量，以位/秒或字节秒或字节/秒为单位。秒为单位。2022-12-286 存储介质：半导体，常用存储介质：半导体，常用MOS管构造管构造u静态静态MOS存储器（存储器（SRAM）u动态动态MOS存储器（存储器（DRAM）特点：根据地址可以访问任何存储单特点：根据地址可以访问任何存储单元且时间相同；但属易失性。元且时间相同；但属易失性。1 半导体静态存储器（半导体静态存储器（SRAM）基本存储元工作原
7、理基本存储元工作原理u写入写入：X、Y译码信号为高，译码信号为高，/I/O=1、I/O=0，写，写0/I/O=0、I/O=1，写，写1u读出读出：置：置X、Y为高，为高，T5有电流读出有电流读出1T6有电流读出有电流读出0u保持保持：X/Y=0 SRAM特点：特点：u采用采用双稳态触发器双稳态触发器来保存信息。来保存信息。u集成度较低，功耗大。集成度较低，功耗大。第第2 2节节 随机读写存储器随机读写存储器NMOS六管存储元电路2022-12-2870D0X01D1X1n-1Xm-1nn+12n-1（m-1）nmn-1Dn-1I/O地址译码电路MxN矩阵电路2 SRAM存储器的组成存储器的组成
8、存储器体：若干存储器体：若干存储单元的集合；存储单元的集合；地址译码器：地址译码器：将用二进制代码表示的地址转换成将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。便选择所要访问的存储单元。2022-12-288 地址译码电路地址译码电路（续）（续）u单译码结构单译码结构（一维编址）（一维编址）译码线路复杂，干扰大；译码线路复杂，干扰大；u双译码结构双译码结构（二维编址）（二维编址）译码线路简单译码线路简单 驱动器驱动器：增大译码信号线驱动能：增大译码信号线驱动能力的所有存储元电路。力的所有存储元电路。I
9、/O电路电路：存储器的数据线路，：存储器的数据线路，控控制被选中的单元读出或写入，具制被选中的单元读出或写入，具有放大信息作用。有放大信息作用。片选与读写控制电路片选与读写控制电路：存储器：存储器工作的总控制信号产生电路。工作的总控制信号产生电路。输出驱动电路：用于扩充时的三输出驱动电路：用于扩充时的三态驱动电路。态驱动电路。小结小结:存储器对外呈现三组信号线，存储器对外呈现三组信号线，即即地址线地址线、数据线数据线、读读/写控制线写控制线。1维地址译码器A0A1A9字线0字线1字线10231024条X地址译码器Y地址译码器A0A1A4A5A9字线0位线0字线31位线31I/OI/OCSWE2
10、022-12-2893、例、例2114存储器芯片结构存储器芯片结构u容量：容量：1Kx4b；u引脚数：引脚数：地址线：地址线：10；数据线：；数据线：4；片选：；片选：1；读写：；读写：1存储器的读、写操作分时进行的，故读写可共用存储器的读、写操作分时进行的，故读写可共用数据总线。数据总线。2022-12-28104 存储器与存储器与CPU的连接的连接系统连接模式系统连接模式u最小系统最小系统：与系统总线直接：与系统总线直接连接。连接。CPU通过系统总线控通过系统总线控制：制：地址总线给出地址信号；地址总线给出地址信号；控制总线发出相应的读控制总线发出相应的读/写写操作信号；操作信号；在数据总
11、线上实现数据传在数据总线上实现数据传送。送。u较大系统较大系统：通过接口芯片与：通过接口芯片与系统总线连接。系统总线连接。u大系统大系统：设置专用存储总线。：设置专用存储总线。CPU存储器最小系统模式CPU存储器较大系统模式地址锁存器数据缓存器总线控制器2022-12-2811SRAM存储器容量扩展方法：存储器容量扩展方法：u位扩展法位扩展法：进行位数的扩充（加大字长）：进行位数的扩充（加大字长）例例1：计算机位长为，设计容量为：计算机位长为，设计容量为8Kx8,可用的芯可用的芯片为片为8Kx1.CPU A0.A12WED0.D77I/O6I/O5I/O4I/O3I/O2I/O1I/O0CS
12、I/O2022-12-2812u字扩展法字扩展法：进行字数的扩充。：进行字数的扩充。例例2：用：用16Kx8的芯片组成的芯片组成65536x8的存储器。的存储器。存储空间分配存储空间分配：芯片个数及地址：芯片个数及地址片选逻辑确定片选逻辑确定：高位地址译码控制：高位地址译码控制片选。片选。CPU A15A14A13.A0WED0D7a13 CS 016Kx8 a0 WEI/OCS 116Kx8 WE I/OCS 216Kx8 WE I/OCS 316Kx8 WE I/O2：4译码16KX816KX816KX816KX8A15 A000003FFF40007FFF8000BFFFC000FFFF
13、A15A140 00 11 01 1CS0=!A15*!A14 CS1=!A15*A14CS2=!A15*!A14 CS3=A15*A142022-12-2813u字位扩展法：字向和位向都扩充。字位扩展法：字向和位向都扩充。例例3：用：用2114（1Kx4）的芯片及译）的芯片及译码、门电路组成码、门电路组成4Kx8的存储器的存储器A11A10A9.A0WED7D4D3D0CS 1Kx4 WE I/OCS 1Kx4 WE I/OCS 1Kx4 WE I/OCS 1Kx4 WE I/O2：4译码CPUCS 1Kx4 WE I/OCS 1Kx4 WE I/OCS 1Kx4 WE I/OCS 1Kx4
14、 WE I/O1KX41KX41KX41KX41KX41KX41KX41KX4A11 A10 A11A0 0 0 0003FF 0 1 4007FF 1 0 800BFF 1 1 C00FFF2022-12-2814存储器的读、写周期存储器的读、写周期u读周期读周期读出时间：从给出有效地址到外部数据总线上稳定读出时间：从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。地出现所读出的数据信息所经历的时间。读周期时间：指存储片进行两次连续读操作时所必读周期时间：指存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。须间隔的时间，它总是大于或等于读出时间。202
15、2-12-2815u写周期。写周期。2022-12-28162、半导体动态存储器（、半导体动态存储器（DRAM）基本存储元工作原理：基本存储元工作原理：写入写入：X=1，u D=0，写，写0u D=1，写，写1 读出读出：u先送预充信号；先送预充信号；uX=1T5管导通，读出管导通，读出0；T6管导通，读出管导通，读出1；u再生再生读出。读出。信息暂存信息暂存：X=0u必须必须定时刷新定时刷新。DRAM特点：特点：u利用利用记忆电容记忆电容来保存信息；来保存信息；u需要定时刷新；需要定时刷新；u集成度高，功耗低。集成度高，功耗低。2022-12-2817动态存储器芯片组成：动态存储器芯片组成：
16、u存储体存储体u外围电路外围电路u例例2116结构结构(16Kx1)有有4个个32x128的存储体组成，分成行、列地址寻址。的存储体组成，分成行、列地址寻址。/RAS/CAS2022-12-2818DRAM存储器的读、写周期存储器的读、写周期u读周期读周期2022-12-2819u写周期。写周期。2022-12-2820最大刷新周期：最大刷新周期：2ms2ms、4ms4ms、8ms8ms刷新方法：刷新方法：各芯片同时，片内按行各芯片同时，片内按行刷新一行所用时间，与读写周期相同刷新一行所用时间，与读写周期相同刷新周期：刷新周期：2ms2ms内集中安排所有刷新周期内集中安排所有刷新周期死区死区用
17、在实时用在实时要求不高要求不高的场合的场合（1 1）集中刷新）集中刷新R/WR/W刷新刷新R/WR/W刷新刷新2ms2mstctcDRAMDRAM刷新：刷新：2022-12-2821（2 2）分散刷新）分散刷新各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新tctc用在低速用在低速系统中系统中2ms2ms例例.各刷新周期分散安排在各刷新周期分散安排在2ms2ms内。内。用在大多数计算机中用在大多数计算机中128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新微秒提一次刷新请求，刷新一行；请求，刷新一行；2 2毫
18、秒内毫秒内刷新完所有行。刷新完所有行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/WR/WR/WR/WR/W15.515.5微秒微秒15.5 15.5 微秒微秒15.5 15.5 微秒微秒刷新请求刷新请求（DMADMA请求）请求）（3 3）异步刷新）异步刷新刷新请求刷新请求（DMADMA请求）请求）2022-12-2822DRAMDRAM控制电路：控制电路：2022-12-2823 主存的组成主存的组成 设某设某386机（寻址能力机（寻址能力4G）主存容量为主存容量为4Mx32，所用，所用DRAM芯片为芯片为1Mx4（1024x1024)，DRAM 控制器用控制器用W4006AF。分析：
19、分析：u4个个模块模块，每个模块，每个模块4组组，每，每组组2个个存储器芯片存储器芯片。u片内地址：片内地址：10位，行、列一位，行、列一样。样。W4006AF功能：功能：u可以控制两个存储体交叉访可以控制两个存储体交叉访问；问；u可以对可以对256KB16MB的的DRAM片子进行访问；片子进行访问；u最多可控制最多可控制128个个DRAM片片子；子；u采用采用CAS在在RAS之前的刷新之前的刷新方式方式2022-12-28243 高性能主存储器高性能主存储器EDRAM：利用存储局部性特点，在：利用存储局部性特点，在DRAM基础基础上集成一个上集成一个小小SRAM，以提高速度。，以提高速度。例
20、例1Mx4EDRAM芯片结构芯片结构u猝发式读取：局部连续数据可从猝发式读取：局部连续数据可从SRAM读出。读出。2022-12-2825存储介质：半导体存储介质：半导体特点：非易失性，读方式与特点：非易失性，读方式与SRAM相似。相似。分类：分类：u掩模只读存储器：芯片只有一种工作状态：读。掩模只读存储器：芯片只有一种工作状态：读。u一次编程只读存储器：芯片有二种工作状态：写（一一次编程只读存储器：芯片有二种工作状态：写（一次）、读。次）、读。u多次编程只读存储器多次编程只读存储器EPROM：芯片有三种工作状态：写、光擦除、读。：芯片有三种工作状态：写、光擦除、读。EEPROM：芯片有种工作
21、状态：写、电擦：芯片有种工作状态：写、电擦除、读。除、读。并行：并行：NOR FLASH串行：串行：NAND FLASH第第3 3节节 只读存储器和闪速存储器只读存储器和闪速存储器2022-12-2826 例4 3CPU的地址总线16根(A15-A0，A0为低位)，双向数据总线8根(D7-D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)，R/W(高电平为读命令，低电平为写命令)。主存地址空间分配如下：08191为系统程序区，由只读存储芯片组成；8192-32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：E
22、PROM：8K8位(控制端仅有CS);SRAM：16K1位，2K8位，4K8位，8K8位.请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3 8译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。解：选择芯片：EPROM 8K 1片 SRAM：8K 3片 2K 1片2022-12-28270000H1FFFH2000H3FFFH4000H5FFFH6000H7FFFHF800HFFFFHA15 A14 A13 A12 A11 0 0 0 x x 0 0 1 x x 0 1 0 x x 0 1 1 x x 1 1 1 1
23、1 8KX8（ROM）8KX88KX88Kx82KX8Y0Y1Y2Y3Y7MREQ2022-12-2828例例5设设CPU有有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ作访作访存控制信号存控制信号(低电平有效低电平有效)，用，用WR作读写控制信号作读写控制信号(高高电平为读，低电平为写电平为读，低电平为写)。现有下列存储芯片：。现有下列存储芯片：1K4位位RAM；4K8位位RAM；8K8位位RAM；2K8位位 ROM；4K8位位ROM；8K8位位ROM及及74LSl38译码器和各种译码器和各种门电路。要求主存的地址空间满足下述条件：最小门电路。要求主存的地址空间满足下述条件
24、：最小8K地址为系统程序区，与其相邻的地址为系统程序区，与其相邻的16K地址为用户程序区，地址为用户程序区，最大最大4K地址空间为系统程序工作区。详细画出存储芯地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。片的片选逻辑并指出存储芯片的种类及片数。8K ROM16K SRAM36k 空空4K SRAM2022-12-28298KX88KX88KX84KX8A15A00000H1FFFH2000H3FFFH4000H5FFFHF000HFFFFHA15 A14 A13 A12 0 0 0 X 0 0 1 X 0 1 0 X 1 1 1 1ROMRAMRAMRAM2
25、022-12-28301 双端口存储器双端口存储器 特点：一个存储器具有两组相互独立的读写控制线路（特点：一个存储器具有两组相互独立的读写控制线路（地地址线、数据线和控制线址线、数据线和控制线）。）。逻辑结构逻辑结构uIDT7133：2KX16 SRAM第第4 4节节 高速存储器高速存储器2022-12-2831无冲突读写控制无冲突读写控制u当两个端口的地址不相同时，在两个端口上可当两个端口的地址不相同时，在两个端口上可分开进行读写操作，且不会发生冲突分开进行读写操作，且不会发生冲突。R/W：读写控制信号，高时为读，低时为写，：读写控制信号，高时为读，低时为写，且高且高8位和低位和低8位分开控
26、制。位分开控制。CE：端口片选信号，低有效。：端口片选信号，低有效。OE：输出控制信号（读控制），低有效。：输出控制信号（读控制），低有效。有冲突读写控制有冲突读写控制u当两个端口同时存取存储器同一存储单元时，当两个端口同时存取存储器同一存储单元时，发生读写冲突，由发生读写冲突，由判断逻辑电路作判断逻辑电路作选择。选择。BUSY：关闭端口信号，为低关闭端口，为高：关闭端口信号，为低关闭端口，为高时根据其他控制信号操作。时根据其他控制信号操作。2022-12-28322 多模块交叉存储器多模块交叉存储器特点：存储器由若干个模块组成，对存储器的寻址特点：存储器由若干个模块组成，对存储器的寻址采用交
27、叉方式操作。采用交叉方式操作。u用n套地址，采用交叉编址方式，同时访问n个存储器。u交叉存取度:设存储周期为T，总线传送周期为t，则 交叉存取度m=T/t。u连续读取m个字的实间：t1=T+(m-1)t地址寄存器地址寄存器M0M1M34体交叉原理图地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器地址寄存器M2块内地址块内地址(高高)模块号模块号译码器译码器00000004.00010005.00030007.数据寄存器数据寄存器数据寄存器数据寄存器数据寄存器数据寄存器数据寄存器数据寄存器地址地址2022-12-2833 例例64设存储器容量为设存储器容量为32字，字长字，字长64位，模块数位
28、，模块数m=4，分别，分别用顺序方式和交叉方式进行组织。存储周期用顺序方式和交叉方式进行组织。存储周期T=200ns，数据，数据总线宽度为总线宽度为64位，总线传送周期位，总线传送周期=50ns。问顺序存储器和交。问顺序存储器和交叉存储器的带宽各是多少叉存储器的带宽各是多少?【解【解】读出读出m=4个字的信息总量是：个字的信息总量是：q=64位位4=256位位顺序存储器读出顺序存储器读出4个字所需的时间是：个字所需的时间是：t2=mT=4200ns=800ns;交叉存储器读出交叉存储器读出4个字所需的时间是个字所需的时间是 t1=T+(m-1)=200ns+350ns=350ns顺序存储器和交
29、叉存储器的带宽分别是：顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256(810-7)=32107位位/s;W1=q/t1=256(3.510-7)=73107位位/s2022-12-28343 相联存储器相联存储器 特点：根据内容访问存储器。用特点：根据内容访问存储器。用于虚拟存储和于虚拟存储和cache。组成：u检索寄存器：存放检索字。u屏蔽寄存器：存放屏蔽码。u符合寄存器：存放按检索项内容检索存储体中与之符合的单元地址。u比较线路：把检索项和从存储体中读出的所有单元内容的相应位进行比较。u代码寄存器：存放存储体中读出或拟写入的代码。u存储体：由高速半导体存储器构成。2022-12
30、-2835第第5 5节节 CacheCache存储器存储器原理：原理：基于程序和数据访问的基于程序和数据访问的局部性局部性目的：目的：减少访存次数，加快运行速度减少访存次数，加快运行速度CacheCache与与CPUCPU及主存的关系及主存的关系2022-12-2836 组成：由存储体、Cache-主存地址映像和Cache替换机构组成。命中率：设一个程序执行期间，Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，则命中率 h=Nc/（Nc+Nm）对内存的平均访问时间：ta=htc+(1-h)tm 效率为：e=tc/tau若若r=tm/tc则则e=1/r+(1-r)h页号高速缓存
31、的基本结构替换算法Cache标记页内地址标记Cache数据直接数据去/来CPU来自CPU比较主存页号 页内地址Cache地址访数据修改标记访标记块（多字）单字命中不命中Cache满2022-12-28371)、全相连映射方式 设:主存划分2s个块,每块2w个字.Cache分为2r个行,每行大小同主存的块。主存中每个块可复制到任一行的Cache行中，块号地址存于标记。检索步骤u优点：cache的利用率高。u缺点:比较多，速度慢。0块1块2s-1块全相连映射全相连映射Cache结构结构标记 0行标记 1行标记 2r-1行块号块号行内字地址行内字地址 s位位 w 位位比较器比较器=主存主存Cache
32、存储器存储器主存地址主存地址标记相连标记相连存储器存储器主存与主存与cachecache地址映射方式地址映射方式2022-12-28382)、直接映射方式设:主存与cache的划分方式同全相连。主存中每个块只能复制到某一固定行的Cache中，块号高位地址存于标记。检索步骤u优点：比较简单，速度高。u缺点:块的冲突高，利用率低。0块1块2r-1块2r块2r块2r+1-1块2s-1块直接映射直接映射Cache结构结构标记 0行标记 1行标记 2r-1行行号行号行内字地址行内字地址S-r位位 r位位 w 位位比较器比较器=主存主存Cache存储器存储器主存地址主存地址标记相连标记相连存储器存储器Ta
33、g 2022-12-2839例7：设主存容量1MB，高缓容量16KB，行的大小为512B，采用直接映射：（1）写出主存地址格式；（2）CACHE地址格式；（3）行标记的容量为多大；（4）画出直接地址映像关系。行号 行内地址Tag（1）主存地址19 1413 9 8 0行号 行内地址（2）CACHE地址13 9 8 0（3）行标记容量32行x6位=192bCACHE行行主存块主存块00,32,64,201611,33,65,201722,34,66,20183030,62,94,20463131,63,95,2047（4）映像关系2022-12-28403)、组相联映像、组相联映像 将将Cach
34、e与主存分组与主存分组，设，设Cache中分成中分成2u个组，每组个组，每组2v个行个行,即即r=u+v。主存中一主存中一个组的块数与个组的块数与Cache中的分中的分组数相同。组数相同。主存中的各块与主存中的各块与Cache的组的组号有固定的映射关系号有固定的映射关系,但可自但可自由映射到对应的由映射到对应的Cache组中组中的任何一行，的任何一行，即组间为直接即组间为直接映射映射,组内为全相联映射。组内为全相联映射。v=0，即是直接映像；，即是直接映像；u=0，则是全相联映像。则是全相联映像。主存高位地址及组内行地址主存高位地址及组内行地址存入标记。存入标记。兼有全相连及直接相连的优兼有全
35、相连及直接相连的优点。点。0块块1块块2u-1块块2u块块2u+1块块2s-1块块组相联映像Cache结构标记标记 0行行标记标记 1行行标记标记 2v-1行行标记标记 2r-1行行0组主存Cache存储器主存地址r=(u+v)位Cache组地址行内地址主存高位地址0组2u-1组1组Cache组内行地址w位S-r位比较器比较器=2022-12-2841例8：一个组相连cache由64个存储行构成，每组4个存储行。主存包含4096个存储块，每块由128字组成，按字访存：（1）写出CACHE地址位数和地址格式；（2）写出主存地址位数和地址格式；（3）页标记容量（4）画出组相连映像关系。组内块号 块
36、内地址标记（2）主存地址主存容量：4096x128=219组号行内地址（1）CACHE地址12 9 8 7 6 0Cache容量：64x128=213CACHE行行(16组组)主存块主存块0组（行组（行0,1,2,3）0,16,40801组（行组（行4,5,6,7）1,17,40812组（行组（行8,9,10,11）2,18,408214组（行组（行56,57,58,59）14,30,409415组（行组（行60,61,62,63）15,31,4095（4）映射表18 13 12 9 8 7 6 0组号组内行号（3）页标记容量64X（6+2）=64X8=512b2022-12-2842替换策略
37、替换策略（3）先进先出算法FIFO（2）最近最少使用算法LRUCacheCache的读的读/写过程写过程读读 将主存地址同时送往主存和将主存地址同时送往主存和CacheCacheCacheCache命中命中CacheCache失败失败从主存读从主存读写写写回法写回法全写法全写法同时写同时写CacheCache和主存和主存从从cachecache读读CacheCache行被替换时，才写入主存行被替换时，才写入主存（1）最不经常使用算法LFU写一次法写一次法 第一次写时，同时写第一次写时，同时写CacheCache和主存和主存2022-12-2843定义：将主存空间与外存空间统一编址，组成将主存空
38、间与外存空间统一编址，组成逻逻辑地址辑地址空间，即虚拟存储器，目的是扩大主存容空间，即虚拟存储器，目的是扩大主存容量。量。基本原理基本原理u用户使用逻辑地址（用户使用逻辑地址（虚地址虚地址）空间编程；）空间编程；u操作系统进行程序调度、存储空间分配、地址操作系统进行程序调度、存储空间分配、地址转换等相关工作；转换等相关工作；u系统以物理地址（系统以物理地址（实地址实地址）访问主存。）访问主存。主、外存基本信息传送方式：页式、段式和段页主、外存基本信息传送方式：页式、段式和段页式式.第第6 6节、节、虚拟存储器虚拟存储器2022-12-28441、页式虚拟存储器 基本原理：根据存储器物理结构以页
39、为单位分配主存和虚拟存储器，称为实页（物理页）和虚页（逻辑页），实、虚页大小相等；u地址组成：（物理/逻辑）页号地址（高位）+页内地址；建立页表：虚地址页号与实地址页号的对照表，由操作系统建立,存放主存。其内容按虚页号顺序排列，长度为程序的虚页数。u盘号:该页在磁盘中的起始地址;u装入位:该页是否调入主存判断位,为”1”表示已调入;u修改位:指出虚页内容在主存中是否被修改过;u替换控制位:与替换策略有关;u读写保护位:指出该虚页的读写允许权限;u实页号:指出虚页分配在主存中的位置：实地址页号.设置一个页表基址寄存器：存放当前运行程序的页表的起始地址。虚页号虚页号 盘号（块）号盘号（块）号 装入
40、位装入位修改位修改位 替换控制位替换控制位读写保护位读写保护位实页号实页号012022-12-2845 虚实地址转换过程：u存储管理模块读页表起始地址到页表基址寄存器;u页表基址寄存器+虚页号拼成页表索引地址;u查找该页在页表中信息字;u检测装入位,若为”1”,则形成实地址:读取实页号作为实地址高位地址,虚地址的页内行地址作为实地址低,CPU以此访问主存;虚页号虚页号 页内地址页内地址实页号实页号 页内地址页内地址程序虚地址程序虚地址实地址实地址页表起始地址页表起始地址页表页表页表地址页表地址页表索引地址页表索引地址页表基址寄存器页表基址寄存器来自来自CPU2022-12-2846 若检测装入
41、位 为”0”,以中断方式把虚地址指示的一页内容从辅存调入主存,再提供给CPU访问.u主存已满:执行替换算法(随机算法、先进先出、最近最少使用算法、最久没有使用算法、最优替换算法），调出淘汰的主存页，写入磁盘，再将所需页调入主存。建立快、慢页表，提高按虚地址访存速度。优点：操作简单,开销小;缺点：页的长度固定,程序的长度不一定正好是页面的整数倍，不利于程序执行与保护，零头也会浪费。2022-12-2847例10：在页式虚拟存储器中，若主存容量为16MB，页面容量为4KB，程序地址空间为1G，问虚页号有多少位?页表长度为多少行？页内地址有多少位？答：（1）虚页号字段位数18，页表长度218行，页内
42、地址段位数12。2022-12-28482、段式虚拟存储器 将程序按照逻辑结构分成若干段，各段大小可变;建立段表：u段起点：当该段装入主存时,记录其在主存中的起始地址。虚地址组成:段号（高位）+段内地址（低位）;虚实地址转换过程：优点：便于程序运行；缺点：存储管理复杂，存储空间利用率低。段号 装入位段起址段长 其他012段号段号段内地址段内地址主存地址主存地址虚地址虚地址实地址实地址段表起始地址段表起始地址段表段表段表地址段表地址段表基址段表基址寄存器寄存器+2022-12-28493、段页式虚拟存储器 将程序按照逻辑结构分成若干段，各段再分成大小相同的页;主存按页划分，大小与虚页同，以页为单
43、位装入；建立段表和页表。虚实地址转换过程：段号段号页内地址页内地址页内地址页内地址虚地址虚地址实地址实地址段表起始地址段表起始地址A段表段表N段表基址寄存器组段表基址寄存器组+段表起始地址段表起始地址N基号基号段内页号段内页号+实页号实页号页表页表M多道段页式地址映多道段页式地址映像像2022-12-2850 目的目的：当多用户共享主存时，避免其它程序破坏而设的保护措施。多用户共享主存时，避免其它程序破坏而设的保护措施。常用方法：常用方法：u存储区域保护存储区域保护页表和段表保护页表和段表保护：通过页表或段表规定对应在主存的地址空：通过页表或段表规定对应在主存的地址空间；间；健保护健保护：为主
44、存的每一页配个：为主存的每一页配个存储键存储键，每个程序设置个，每个程序设置个访问访问健健，根据，根据访问健访问健是否与是否与存储键存储键符合确认是否允许访存。符合确认是否允许访存。环保护环保护：对正在运行的程序保护：对正在运行的程序保护按系统程序和用户程序的重要性及影响程度进行分层，按系统程序和用户程序的重要性及影响程度进行分层，每一层叫做一个环。每一层叫做一个环。操作系统定好程序各页的环号，并置入页表中。操作系统定好程序各页的环号，并置入页表中。将正在运行程序的开始环号送入将正在运行程序的开始环号送入CPU的现行环号寄存器。的现行环号寄存器。操作系统控制环号访问是否合法。操作系统控制环号访问是否合法。u访问方式保护：直接限制对主存的访问权限。访问方式保护：直接限制对主存的访问权限。第节、第节、存储保护存储保护
