1、 EDA工具应用深入工具应用深入u计数器模块计数器模块u乘法器模块乘法器模块u 锁相环模块锁相环模块u 存储器模块存储器模块u 其他模块其他模块 Megafunction库是库是Altera提供的参数化提供的参数化模块库。从功能上看，可以把模块库。从功能上看，可以把Megafunction库中的元器件分为：库中的元器件分为：u 算术运算模块（算术运算模块（arithmetic）u 逻辑门模块（逻辑门模块（gates）u 储存模块（储存模块（storage）u IO模块（模块（I/O）算术组件算术组件 累加器、加法器、乘法器和累加器、加法器、乘法器和LPMLPM算术函数算术函数 门电路门电路 多
2、路复用器和多路复用器和LPMLPM门函数门函数 I/OI/O组件组件 时钟数据恢复时钟数据恢复(CDR)(CDR)、锁相环、锁相环(PLL)(PLL)、双数据速率、双数据速率(DDR)(DDR)、千兆位收发器块、千兆位收发器块(GXB)(GXB)、LVDSLVDS接收器和发送器、接收器和发送器、PLLPLL重新配置和远程更新宏功能模块重新配置和远程更新宏功能模块 存储器编译器存储器编译器 FIFO PartitionerFIFO Partitioner、RAMRAM和和ROMROM宏功能模块宏功能模块 存储组件存储组件 存储器、移位寄存器宏模块和存储器、移位寄存器宏模块和LPMLPM存储器函数
3、存储器函数 知识产权核的应用知识产权核的应用 AMPPAMPP程序程序 MegaCore函数函数 OpenCoreOpenCore评估功能评估功能 OpenCore PlusOpenCore Plus硬件评估功能硬件评估功能 7.1.2 使用使用MegaWizard Plug-In Manager .bsf ：Block Editor中使用的宏功能模块的符号（元件）。中使用的宏功能模块的符号（元件）。.cmp：组件申明文件。组件申明文件。.inc ：宏功能模块包装文件中模块的宏功能模块包装文件中模块的AHDL包含文件。包含文件。.tdf：要在要在AHDL设计中实例化的宏功能模块包装文件。设计中
4、实例化的宏功能模块包装文件。.vhd：要在要在VHDL设计中实例化的宏功能模块包装文件。设计中实例化的宏功能模块包装文件。.v ：要在要在VerilogHDL设计中实例化的宏功能模块包装文件。设计中实例化的宏功能模块包装文件。_bb.v：VerilogHDL设计所用宏功能模块包装文件中模块的空体或设计所用宏功能模块包装文件中模块的空体或 black-box申明，用于在使用申明，用于在使用EDA 综合工具时指定端口方向。综合工具时指定端口方向。_inst.tdf：宏功能模块包装文件中子设计的宏功能模块包装文件中子设计的AHDL例化示例。例化示例。_inst.vhd：宏功能模块包装文件中实体的宏功
5、能模块包装文件中实体的VHDL例化示例。例化示例。_inst.v ：宏功能模块包装文件中模块的宏功能模块包装文件中模块的VerilogHDL例化示例。例化示例。7.1.3 在在QuartusII中对宏功能模块进行例化中对宏功能模块进行例化 1、在、在VerilogHDL和和VHDL中例化中例化 2、使用端口和参数定义、使用端口和参数定义 3、使用端口和参数定义生成宏功能模块、使用端口和参数定义生成宏功能模块 计数器计数器 乘乘-累加器和乘累加器和乘-加法器加法器加法加法/减法器减法器 RAM乘法器乘法器 移位寄存器移位寄存器 算数运算模块库算数运算模块库 参数化乘法器参数化乘法器lpm_mul
6、t宏功能模块的基本参数表宏功能模块的基本参数表lpm_mult（1）调用）调用lpm_mult（2）lpm_mult参数设置参数设置输入输出位宽设置输入输出位宽设置乘法器类型设置乘法器类型设置（3）编译仿真）编译仿真8位有符号乘法器电路位有符号乘法器电路功能仿真波形功能仿真波形计数器输出端口宽度和计数方向设置计数器输出端口宽度和计数方向设置 计数器模和控制端口设置计数器模和控制端口设置 更多控制端口设置更多控制端口设置模模24方向可控计数器电路方向可控计数器电路lpm_counter计数器功能仿真波形计数器功能仿真波形 参数化锁相环宏模块参数化锁相环宏模块altpll以输入时钟信号作为参考信以
7、输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明相同，下面便举例说明altpll的应用。的应用。（1）输入）输入altpll宏
8、功能模块宏功能模块选择芯片和设置参考时钟选择芯片和设置参考时钟 锁相环控制信号设置锁相环控制信号设置 输入时钟设置输入时钟设置（2）编译和仿真）编译和仿真锁相环电路锁相环电路功能仿真波形功能仿真波形 ROM（Read Only Memory，只读存储器）是存储器的，只读存储器）是存储器的一种，利用一种，利用FPGA可以实现可以实现ROM的功能，但其不是真正意义的功能，但其不是真正意义上的上的ROM，因为，因为FPGA器件在掉电后，其内部的所有信息都器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。会丢失，再次工作时需要重新配置。Quartus II提供的参数化提供的参数化ROM是
9、是lpm_rom，下面用一，下面用一个乘法器的例子来说明它的使用方法，这个例子使用个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个构成一个4位位4位的无符号数乘法器，利用查表位的无符号数乘法器，利用查表方法完成乘法功能。方法完成乘法功能。数据线、地址线宽度设置数据线、地址线宽度设置 控制端口设置控制端口设置 添加添加.mif文件文件 如下图所示就是基于如下图所示就是基于ROM实现的实现的4位位4位的无符号位的无符号数乘法器电路图，其参数设置为：数乘法器电路图，其参数设置为：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif仿真结果仿真
10、结果 Maxplus2库主要由库主要由74系列数字集成电路组成，包括系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位寄存器，运算电路宏模块包括逻辑预算模复用器和移位寄存器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。较器、编译码器和奇偶校验器。对于这些小规模的集成电路，在数字电路课程中有详细对于这些小规模的集
11、成电路，在数字电路课程中有详细的介绍。他们的调入方法和的介绍。他们的调入方法和Megafunction库中的宏模库中的宏模块是一样的，只是端口和参数无法设置。块是一样的，只是端口和参数无法设置。计数器计数器74161设计举例设计举例 模模10计数器计数器仿真结果仿真结果模模10计数器仿真波形计数器仿真波形4.1 采用采用Quartus II软件的宏功能模块软件的宏功能模块lpm_counter设计设计一个模为一个模为60的加法计数器，进行编译和仿真，查看仿真结果。的加法计数器，进行编译和仿真，查看仿真结果。4.2 采用采用Quartus II软件的宏功能模块软件的宏功能模块lpm_rom，用查
12、表，用查表的方式设计一个实现两个的方式设计一个实现两个8位无符号数加法的电路，并进行位无符号数加法的电路，并进行编译和仿真。编译和仿真。4.3 先利用先利用LPM_ROM设计设计4位位4位和位和8位位8位乘法器各位乘法器各一个，然后用一个，然后用Verilog语言分别设计语言分别设计4位位4位和位和8位位8位乘位乘法器，比较两类乘法器的运行速度和资源耗用情况。法器，比较两类乘法器的运行速度和资源耗用情况。4.4 用数字锁相环实现分频，假定输入时钟频率为用数字锁相环实现分频，假定输入时钟频率为10MHz，想要得到想要得到6MHz的时钟信号，试用的时钟信号，试用altpll宏功能模块实现该电宏功能模块实现该电路。路。
