1、得人才者得天下，集人心者集大成第七课第七课 CMOSCMOS大规模集成工艺大规模集成工艺CMOS大规模集成工艺大规模集成工艺 单项工艺单项工艺 整合工艺整合工艺单项工艺单项工艺光刻技术光刻技术刻蚀技术刻蚀技术薄膜技术薄膜技术离子注入离子注入扩散技术扩散技术平坦化技术平坦化技术光刻技术光刻技术(Photolithography)三大要素三大要素 光源光源 透镜组透镜组 掩膜版掩膜版光源透镜组掩膜版硅片光刻工艺流程光刻工艺流程正胶正胶曝光区域容易曝光区域容易被显影液溶解掉被显影液溶解掉负负胶胶未曝光区很容未曝光区很容易被显影液溶解掉易被显影液溶解掉掩膜版光敏材料-光刻胶衬底甩胶甩胶曝光曝光显影显影
2、光源Type of lithography接触式1:1反射式(EUV)光源光源(source)从可见光从可见光(visible)到紫外线到紫外线(UV)1018Hz1017Hz1016Hz1015Hz1014Hz1013Hz1012Hz1011Hz1010HzX X光光紫外线紫外线可见光可见光红外线红外线THz空隙空隙微波微波g-linei-lineKrFArFF2EUV掩膜版掩膜版(mask)电路设计图在物理介质上的实现电路设计图在物理介质上的实现 首先将电路设计转换为版图 然后将版图复制到玻璃板上光刻技术的性能指标光刻技术的性能指标 分辨率分辨率(resolution)最小的线宽(widt
3、h)和线间距(pitch)一般用half pitch来定义光刻的分辨率大小 对准精度对准精度(overlay)前后两次光刻图形对准的精度 一般是分辨率的1/3 产出率产出率(throughput)单位时间内完成曝光的片数 ArF+双重成像技术的产出率为50 x12寸晶圆/小时什么是什么是Pitch?集成电路中最小的特征尺寸集成电路中最小的特征尺寸 以间距最小的线条中心距为pitchpitchHalf pitch一般是光刻机所能形成的最小线宽一般是光刻机所能形成的最小线宽Wmin影响影响Wmin的因素的因素Wmin=K1/NANA:数值孔径数值孔径Numerical Aperture:波长波长K
4、1:工艺参数工艺参数NA的特征值：的特征值：0.160.8K1的特征值：的特征值：0.75为了提高分辨率，可以增加NA或者减小。增加NA的办法是采用浸润式物镜，即增加物镜和衬底之间的介质折射率。数值孔径数值孔径(NA)与景深与景深(DOF)DOF(Depth of focus):移动硅片仍然可以获得聚焦的距离。移动硅片仍然可以获得聚焦的距离。增加增加NA虽然可以改善分辨率，但是会破坏虽然可以改善分辨率，但是会破坏DOF较小的数值孔径可以得到较大的景深较大的数值孔径导致较小的景深DOFABB面上将发生失焦AABA,B可以同时聚焦高分辨率光刻技术通常需要非常平坦的平面进行图形转移高分辨率光刻技术通
5、常需要非常平坦的平面进行图形转移!原始版图原始版图偏离对准标记overlay对准误差对准误差对准对准误差的容限一般是最小线宽的对准误差的容限一般是最小线宽的1/31/3。设计规则设计规则(Design Rule)由于光刻有最小线宽和对准精度的要求，因此在设计版图时，图形的由于光刻有最小线宽和对准精度的要求，因此在设计版图时，图形的大小、形状、距离等需要加以限制，称之为设计规则大小、形状、距离等需要加以限制，称之为设计规则(DR)。光刻技术的发展趋势光刻技术的发展趋势Source:IEDM 2009 short course光学光刻技术的挑战光学光刻技术的挑战 光源的波长限制光源的波长限制 特征
6、尺寸小于22纳米以后，需要EUV光源 邻近效应的影响邻近效应的影响 线条边缘粗糙 图形扭曲-所见非所得 产出率不足产出率不足分辨率增强技术分辨率增强技术双重曝光技术双重曝光技术(double patterning)(double patterning)：将需要光刻的图形分解为两个套嵌的图形，各自的最小线宽均为原来的一倍，这样可以在不改变波长的情况下提升光刻的分辨率。光学临近修正技术光学临近修正技术(OPC)当两个图形十分靠近时，由于衍射和干涉等临近效应使得当两个图形十分靠近时，由于衍射和干涉等临近效应使得图形发生畸变。为了使光刻工艺后的图形与设计图形一致，图形发生畸变。为了使光刻工艺后的图形与
7、设计图形一致，需要对掩膜版上的图形进行修正。即掩膜版上的图形并非需要对掩膜版上的图形进行修正。即掩膜版上的图形并非所见即所得。所见即所得。下一代光刻技术下一代光刻技术(NGL)电子束电子束纳米印刷纳米印刷自组装自组装刻蚀刻蚀(Etching)Wet etching:利用液态化学试剂或溶液通过化学反应进行利用液态化学试剂或溶液通过化学反应进行腐蚀的方法；腐蚀的方法；Dry etching:利用低压放电产生的等离子体中的离子或游利用低压放电产生的等离子体中的离子或游离基与材料发生化学反应或者通过轰击等物理作用达到刻离基与材料发生化学反应或者通过轰击等物理作用达到刻蚀目的。蚀目的。各向同性：腐蚀速度
8、和方向无关各向异性：腐蚀速度和方向有关湿法刻蚀湿法刻蚀 Advantages:选择性好，重复性好，生产效率高，选择性好，重复性好，生产效率高，设备简单，成本低设备简单，成本低 Disadvantages:图形控制性差，各向同性图形控制性差，各向同性 一般用于大尺寸图形制备、整体去除工艺以及表一般用于大尺寸图形制备、整体去除工艺以及表面清洗面清洗干法刻蚀干法刻蚀Advantages:图形保持性好，各向异性，适合精细线条加工图形保持性好，各向异性，适合精细线条加工Disadvantages:对表面损伤，选择性较差，图形依赖性对表面损伤，选择性较差，图形依赖性一般用于精细图形的转移、部分去除等工艺。
9、一般用于精细图形的转移、部分去除等工艺。+-电场加速离子电场加速离子化学刻蚀效果：离子化学刻蚀效果：离子与目标材料原子结合，与目标材料原子结合，成为挥发性气体被排成为挥发性气体被排出出物理轰击导致目标物理轰击导致目标材料原子离开原位材料原子离开原位可能导致掩膜材可能导致掩膜材料损失料损失-选择性选择性各向同性与各向异性各向同性与各向异性硬掩膜(二氧化硅或者氮化硅)被刻蚀材料被刻蚀材料各向异性刻蚀各向同性刻蚀刻蚀工艺中总存在着各向同性和各向异性的成分。湿法腐蚀中各向同性占主导，而干法刻蚀中各向异性占主导。利用各向异性形成的独特形貌利用各向异性形成的独特形貌在已经刻蚀好的台面上淀积一层二氧化硅或其
10、他绝缘体，利用干法刻蚀的各向异性可以形成附着在侧墙上的保护层，称之为侧墙结构(sidewall)。侧墙结构在离子注入时可以起到保护台面的角部和平移注入点的作用。TMAH(100)晶面(111)晶面利用TMAH（氨水+双氧水）对硅的不同方向上的腐蚀速率的差异可以形成类似六边形的结构以及金字塔结构。干法刻蚀的种类干法刻蚀的种类 溅射与离子束铣蚀溅射与离子束铣蚀(Sputtering and Ion Beam Milling)通过高能惰性气体离子的物理轰击作用进行刻蚀，基本没有选择性，各向异性好 等离子体刻蚀等离子体刻蚀(Plasma Etching)利用低压放电产生的等离子体与材料发生化学反应，产
11、生挥发性副产物，从而实现刻蚀。选择性好，衬底损伤小，各向异性差 反应离子刻蚀反应离子刻蚀(Reactive Ion Etching)通过活性离子对衬底进行物理轰击和化学反应的双重作用进行刻蚀的方法 选择性好，各向异性好 VLSI的主流刻蚀技术淀积淀积(Deposition)淀积物质在腔体中反应淀积物质在腔体中反应生成生成并覆盖在衬底上形成膜，一般用来淀并覆盖在衬底上形成膜，一般用来淀积化合物积化合物(SiO2,Si3N4,etc)化学气相淀积化学气相淀积(Chemical Vapor Deposition,CVD)常压化学气相淀积(APCVD)低压化学气相淀积低压化学气相淀积(LPCVD)等离
12、子体增强气相淀积等离子体增强气相淀积(PECVD)原子层淀积(ALD)淀积物质来自靶材料，不在腔体中发生反应，一般用来淀积单质金属淀积物质来自靶材料，不在腔体中发生反应，一般用来淀积单质金属(W,Mo,Al,etc)物理气相淀积物理气相淀积(physical vapor deposition,PVD)电子束蒸发(evaporation)溅射(sputtering)CVD的基本原理的基本原理源气体源气体气体相变与成核气体相变与成核输运到硅片表面输运到硅片表面-电场输运-扩散-热迁移-布朗运动-载气输运表面扩散表面反应吸收的源分子再离解吸收吸收简单地理解简单地理解CVDPVD的基本原理的基本原理蒸
13、发或者溅射蒸发或者溅射覆盖覆盖淀积工艺的台阶覆盖率淀积工艺的台阶覆盖率ttoptsidewallSC=tsidewall/ttop=1LPCVD,ALDPECVD,PVD离子注入离子注入高能离子通过碰撞使得衬底晶格发生位移同时自身进入晶格的过程称为高能离子通过碰撞使得衬底晶格发生位移同时自身进入晶格的过程称为离子注入。离子注入。离子注入是向半导体衬底里引入特定杂质的最有离子注入是向半导体衬底里引入特定杂质的最有效手段。效手段。利用光刻胶或者硬掩膜的阻挡作用，可以在半导利用光刻胶或者硬掩膜的阻挡作用，可以在半导体衬底上某些特定区域引入杂质，从而实现器件体衬底上某些特定区域引入杂质，从而实现器件的
14、电学性能。的电学性能。离子注入引入的离子在电学上是非活性的。离子注入引入的离子在电学上是非活性的。离子注入同时引起衬底损伤。离子注入同时引起衬底损伤。离子注入装置离子注入装置1.离子源和发射离子源和发射装置装置(类似溅射类似溅射)2.离子束引出装置离子束引出装置3.离子束质量选择离子束质量选择只有合适的离子可以通过4.离子束加速离子束加速5.离子束偏转和扫描离子束偏转和扫描离子注入的典型分布离子注入的典型分布典型的离子注入分布：高斯分布典型的离子注入分布：高斯分布器件中的离子注入作用器件中的离子注入作用ionsourcedrain通常利用离子注入形成器件中的各种PN结，比如MOSFET中的源和
15、漏与体区之间的PN结，或者双极晶体管的集电区和基区之间的PN结现代集成电路制造技术要求离子注入深度很浅，同时引起的衬底损伤较少。扩散的形式一扩散的形式一-退火退火 退火退火(Annealing)：通过加热将离子注入的原子变：通过加热将离子注入的原子变成电学激活的状态，同时修复晶格中的损伤。成电学激活的状态，同时修复晶格中的损伤。Ion implantationannealingActivated dopant:PN diode,source,drain 扩散的形式二扩散的形式二-氧化氧化 氧化氧化:氧氧原子在衬底扩散同时与硅原子发生反应生原子在衬底扩散同时与硅原子发生反应生成成SiO2的过程。
16、的过程。氧化剂氧化剂在已生成氧化层中的扩散在已生成氧化层中的扩散生成新的氧化层生成新的氧化层扩散的形式三扩散的形式三-掺杂掺杂源(可能为固体、液体和气体)载气石英扩散管硅片尾气扩散的不同形式比较扩散的不同形式比较形式形式扩散物质扩散物质效果效果退火退火离子注入的杂质离子注入的杂质杂质原子激活同时杂质原子激活同时修复晶格损伤修复晶格损伤氧化氧化氧气氧气形成二氧化硅形成二氧化硅杂质输运杂质输运从源蒸发的杂质原从源蒸发的杂质原子子形成掺杂区形成掺杂区平坦平坦化化(Chemical Mechanical Polish)为什么需要平坦化为什么需要平坦化(CMP)改善光刻的DOF影响 为下一次淀积薄膜提供
17、良好的表面 一些特殊的三维工艺需求Litho.on rough surfacefocusedOut of focus平坦化的基本原理平坦化的基本原理pressurepadwaferslurry平坦化的主要用途平坦化的主要用途-金属线的形成金属线的形成 大部分金属的刻蚀由于对等离子体存在排斥作用，因而不能用干法刻蚀的方法进行，而只能采用平坦化技术。金属淀积在开好的槽内金属淀积在开好的槽内利用利用CMP将多余的金属去掉将多余的金属去掉单项工艺的小结单项工艺的小结ProcessApplicationLithography将图形从版图上转移到光刻胶上Etching在衬底上形成需要的图形Depositi
18、on在衬底上沉积需要的绝缘、半导体以及导体材料Implantation将杂质引入到衬底中Diffusion将杂质激活并修复衬底损伤对衬底进行氧化将杂质引入到衬底中CMP形成平坦的表面，以改善光刻、淀积工艺形成特殊的结构，比如金属互连线CMOS大规模集成工艺大规模集成工艺 单项工艺单项工艺 整合工艺整合工艺Integration(整合整合)杂乱无章的堆放不能形成功能规则有序的堆砌可以形成砖墙整合工艺整合的方法工艺整合的方法Bottom upTop down自顶向下自顶向下CMOS集成工艺集成工艺LayoutCrossSection模块化工艺模块化工艺 模块是执行基本功能的最小的工艺集合模块是执行
19、基本功能的最小的工艺集合 隔离相邻的器件和电路模块STI 栅电极的形成工艺Gate 形成源和漏的PN结S/D 将MOSFET的控制端引出Contact 将器件连接起来形成电路Metal器件器件 器件是模块的最简单组合。器件是模块的最简单组合。GateSTIS/DContactMetalCMOS工艺流程工艺流程FEOLBEOLSTI工艺工艺a)Pad oxide&Nitride depositionb)STI patterningc)Trench etchingd)Oxide fillinge)Oxide CMPf)Nitride stripDepositionLithographyDry Et
20、chingDepositionCMPWet Etching栅电极工艺栅电极工艺(Gate)a)Pre-cleanb)Gate oxide&gate depositionc)Gate patterningd)Gate etchingetchingDepositionLithographyetching源漏工艺源漏工艺(S/D)a)PMOS openb)PMOS S/D implantationc)NMOS open and S/D implantationd)Annealing lithographyIon implantationIon implantationdiffusion接触工艺接触工
21、艺(Contact)a)Interlayer oxide depositionb)Oxide CMPc)Contact patterningd)Contact etchinge)Contact metal fillingf)metal CMPdepositionCMPLithographyLithographyPVDCMP金属连线工艺金属连线工艺(Metal)a)Post metal dielectric depositionb)Metal lithographyc)Metal trench etchingd)Metal depositione)Metal CMPf)Via and other
22、 metal layer formationdepositionlithographyetchingPVDCMP封装封装(Package)总结总结 单项工艺主要分为单项工艺主要分为光刻、刻蚀、淀积、注入、扩光刻、刻蚀、淀积、注入、扩散和平坦化散和平坦化几种。几种。光刻技术的光刻技术的分辨率分辨率取决于所用光源的取决于所用光源的波长波长。器件整合工艺分为器件整合工艺分为自顶向下自顶向下和和自底向上自底向上两种方法。两种方法。能够执行一定功能的最小工艺集合称为模块。能够执行一定功能的最小工艺集合称为模块。器件是能够执行一定电路功能的最小模块集合。器件是能够执行一定电路功能的最小模块集合。现代现代C
23、MOS集成工艺主要模块有集成工艺主要模块有STI，Gate，S/D，Contact，Metal等。等。根据在流程中的位置，可分为前端工艺和后端工根据在流程中的位置，可分为前端工艺和后端工艺。艺。作业作业 某个光刻机采用的光源波长为某个光刻机采用的光源波长为248nm，其，其K1系数系数为为0.35，NA为为0.6，能否光刻出如下图形？为什么？，能否光刻出如下图形？为什么？145nm120nm作业作业2 已知某个实验室的光刻最小线宽为100nm，但是需要在硅衬底上刻蚀出宽度为30nm的线条。已知该实验室具有以下工艺能力 二氧化硅、氮化硅、多晶硅的干法刻蚀能力，各向异性好，能够形成完全垂直的线条；二氧化硅、氮化硅、多晶硅的湿法腐蚀能力，相对之间的选择比很高；（选择比：腐蚀A物质时对B物质的腐蚀能力。选择比高意味着腐蚀A时对B完全没有腐蚀作用。）二氧化硅、氮化硅、多晶硅的超薄膜淀积能力。其中二氧化硅能够淀积最薄50nm，氮化硅最薄20nm，多晶硅最薄100nm，各材料的台阶覆盖率都为1请设计出一种工艺方法，能够在硅衬底上形成宽度为30纳米的硅线条。
